大学生科研训练计划 优秀项目.docxVIP

基于XCF32P 的多FPGA 配置方案叶文杰，黄建华，黄少斌指导教师：张承畅通信与测控中心摘要：分析Xilinx Platform Flash PROM XCF32P 的结构特点，提出基于XCF32P 的多版本设计功能的多FPGA 配置方案。采用从并配置模式，由XCF32P 和1 片CPLD XC9572 来配置4 片Virtex XCV200 FPGA。通过单一供应商解决方案，使系统的软、硬件设计得到简化，获得较高的配置速率。关键词：设计版本；多FPGA；配置Abstract:This paper analyses the structural characteristics of Xilinx Platform Flash PROM XCF32P, gives a configuration scheme formulti-FPGA system based on the design revisions of XCF32P. The scheme adopts slave SelectMAP model, uses XCF32P and a CPLD XC9572 to configure four Virtex XCV200 FPGAs, due to adopt a single vendor solution program, the system software and hardware design to be simplified, and it can receive a higher configuration rate.Keywords:design revision; multi-FPGA; configuration；1 项目简介针对系统中包含的FPGA 数目多、单片FPGA 的配置文件大的问题，Xilinx 公司推出System ACE 方案，使用CF 卡和ACE 控制芯片对系统中的多片FPGA 进行自动配置即System ACE CF 方案；对一般应用的系统(如FPGA 的数量在4 片以内，配置文件小于8 Mb)，通常使用自制的配置方案，如使用基于CPLD+通用Flash 的配置方案需要用专用的Flash 烧录器将配置文件烧录到Flash 中，在CPLD 中需要分配一组与Flash 容量相对应的输出管脚作为地址总线， 设计者要清楚每片FPGA 的配置文件对应在FLASH 中的首、尾地址，以使CPLD内的计数器在完成1 片FPGA 的配置后，能发出启动配置下一片FPGA 的控制信号，此外，通用Flash 的存取速度相对FPGA 是很慢的，直接影响到系统的配置速率。本文针对常用小规模多FPGA 系统的配置，提出基于Xilinx 多版本Platform Flash PROM XCF32P 的配置方案。2 基于XCF32P 的4 片Virtex FPGA XCV200 配置2.1 系统组成配置系统包括一片XCF32P PROM，一片可编程逻辑器件CPLD XC9572和四片待配置的FPGA XCV200，系统的结构框图如图3所示。图3 配置系统结构框图其中FPGA1、FPGA2、FPGA 3、FPGA 4为四片待配置的FPGA，组成多FPGA系统；XCF32P用来保存配置文件，利用该器件的多版本特性，将其分为四个独立的版本，每个版本的存储容量为8Mbit，每个版本存储一片FPGA的配置文件； XC9572的主要功能是用来运行控制程序、输出配置时钟，使整个系统的配置按照预定的流程进行。2.2 配置原理配置电路接口如图4 所示，该图在OrCAD软件中绘制，不包含JTAG接口，由于软件不能识别“非号”，故低电平有效均以“/”表示（以下正文同)。图4. 配置电路接口Virtex XCV200 FPGA支持主串、从串、从并（Slave SelectMAP）、边界扫描等四种配置模式[15]，本设计选用高速的从并模式，由外部提供配置时钟CCLK，其频率由下式确定： 其中为XCF32P的存取时间，最小值为25ns，为SelectMAP端口输入数据的建立时间，最小值为2ns，所以CCLK的最大频率约为37MHz。将并行配置的四片FPGA的控制信号CCLK、/PROGRAM、/INIT 和数据线D[7..0]并行连接，通过分别设置片选信号/CS[4..1]实现各器件的依次配置，当第一、二、三片中的某一片配置完成，即进入该片的START-UP阶段，同时送出该片配置完成的指示信号DONE，置下一配置程序所对应的版本选择信号和下一片的片选信号有效，启动下一片的配置，当第四片FPGA释放其DONE信号，表明配置完成，该信号与XCF32P的/CE相连，XCF32P不再有效，配置过程结束，配置流程如图5所示。 图5. 配置流程数据