基于FPGA K9F2G08UOM NAND Flash 控制器设计[J].docVIP

. . 　　 本文档下载自 HYPERLINK / 文库下载网，内容可能不完整，您可以点击以下网址继续阅读或下载：  HYPERLINK /doc/5cb1cd227cd184254b3535d7.html /doc/5cb1cd227cd184254b3535d7.html 基于FPGA的K9F2G08U0MNandFLASH控制器设计 ２００８年３月 Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔ＆ＤｅｖｉｃｅＡｐｐｌｉｃａｔｉｏｎｓ Ｖｏｌ．１０Ｎｏ．３Ｍａｒ．２００８ 基于ＦＰＧＡ的Ｋ９Ｆ２Ｇ０８Ｕ０ＭＮａｎｄ ＦＬＡＳＨ控制器设计 王崇剑，李玉山 （西安电子科技大学ＣＡＤ研究所，陕西 摘 西安 ７１００７１） 要：以三星公司的Ｋ９Ｆ２Ｇ０８Ｕ０Ｍ为例，介绍了ＮａｎｄＦＬＡＳＨ芯片Ｋ９Ｆ２Ｇ０８Ｕ０Ｍ的基本结构 及工作时序，提出了一种基于状态机思想的ＦＬＡＳＨ控制器的ＦＰＧＡ实现方案，并在ＡＬＴＥＲＡ ＣＹＣＬＯＮＥ系列的ＥＰ１Ｃ１２芯片上实现了其功能。 关键词：ＮａｎｄＦＬＡＳＨ；ＦＰＧＡ；状态机；Ｋ９Ｆ２Ｇ０８Ｕ０Ｍ ０引言 Ｎａｎｄ型ＦＬＡＳＨ以其读写速度快、存储密度 大、可擦除、非易失以及命令、地址、数据线复用和接口便利等特点，在数码产品、手持设备中获得了广泛的应用。本文将三星公司的 Ｋ９Ｆ２Ｇ０８Ｕ０Ｍ型ＦＬＡＳＨ用于手持式数据采集系 统，从而实现了数据采集中的波形存储与回放功能。 图１ Ｋ９Ｆ２Ｇ０８Ｕ０Ｍ的存储结构 含有一个２１１２字节的数据寄存器和２１１２字节的高 ＡＬＴＥＲＡ的ＣＹＣＬＯＮＥ系列ＦＰＧＡ内部集成有 锁相环、ＲＡＭ块等，芯片逻辑容量为２９１０～２００６０个ＬＥ。该器件的主要优点是价格低廉，主要应用于量大、对成本比较敏感的设计。本文使用ＣＹ－ 速缓存，它们可在读写ＦＬＡＳＨ的过程中起到Ｉ／Ｏ接口与存储单元之间的数据缓冲作用。 Ｋ９Ｆ２Ｇ０８Ｕ０Ｍ存储器的地址、命令和数据总 线均使用同一个８位Ｉ／Ｏ口，可在片选信号ＣＥ和写信号ＷＥ为低时写入命令、地址和数据，并在ＷＥ信号的上升沿锁存。通过命令锁存信号ＣＬＥ和地址锁存信号ＡＬＥ可指示当前Ｉ／Ｏ口的数据是命令还是地址。命令一般占用２个周期，但查询状态/doc/5cb1cd227cd184254b3535d7.html ＣＬＯＮＥ系列的ＥＰ１Ｃ１２芯片来完成ＦＬＡＳＨ的控制 功能。 １Ｋ９Ｆ２Ｇ０８Ｕ０Ｍ的结构与工作原理 Ｋ９Ｆ２Ｇ０８Ｕ０Ｍ有２Ｇ＋６４Ｍ位的存储单元，存 （ＲＥＡＤＳＴＡＴＵＳ）命令只占用１个周期。Ｋ９Ｆ２Ｇ０８Ｕ０Ｍ的读写操作都是以页为单位进行 的，读写命令后需要发５个地址周期；擦除则是以块为单位进行的，擦除命令只需要３个地址周期发送块地址即可。该ＦＬＡＳＨ的常用命令编码如表１所列。 表２所列是Ｋ９Ｆ２Ｇ０８Ｕ０Ｍ的地址发送格式。表中，Ａｘ表示相应的地址线，Ａ１１～Ａ０为列地址，用于表示同一页内的地址，因此，必须小于２１１２ 储单元组成１２８ｋ页（ｐａｇｅ）×（２ｋ＋６４）列的存储阵列。每页由２ｋ字节的主存储区和６４字节的备用存储区组成，６４字节的备用存储区可用来存放数据，也可以存放校验值。整个芯片包含１２８ｋ页，每６４页构成一个块（ｂｌｏｃｋ），芯片共包含２ｋ个块。整个存储区的结构示意图如图１所示。 除基本数据存储单元外，Ｋ９Ｆ２Ｇ０８Ｕ０Ｍ还包 收稿日期：２００７－０９－１４ （２ｋ＋６４）。Ａ２８～Ａ１２被称为行地址，即页地址。 ２００８．３ｗｗｗ．ｅｃｄａ．ｃｎ ４ ２００８年３月 表１ 功能块擦除读写查询状态 新特器件应用 ＦＬＡＳＨ常用命令的编码 １周期６０ｈ００ｈ８０ｈ７０ｈ ２周期Ｄ０ｈ３０ｈ１０ｈ Ｖｏｌ．１０Ｎｏ．３Ｍａｒ．２００８ ２．２擦除状态机 擦除操作是以块为单位进行的，执行一次擦 除命令要将所有２０４８个块擦除一遍。擦除一个块的时序如图３所示。 表２ Ｉ／Ｏ０ １周期２周期３周期４周期５周期 Ａ０Ａ８Ａ１２Ａ２０Ａ２８/doc/5cb1cd227cd184254b3535d7.html Ｉ／Ｏ１Ａ１Ａ９Ａ１３Ａ２１０ ＦＬＡＳＨ地址发送格式 Ｉ／Ｏ２Ａ２Ａ１０Ａ１４Ａ２２０ Ｉ／Ｏ３Ａ３Ａ１１Ａ１５Ａ２３０ Ｉ／Ｏ４Ａ４０Ａ１６Ａ２４０ Ｉ／Ｏ５Ａ５０Ａ１７Ａ２５０ Ｉ／Ｏ６Ａ６０Ａ１８Ａ２６０ Ｉ／Ｏ７Ａ７０Ａ１９Ａ２７０ ２ ２．１ Ｆｌａｓｈ控制器的ＦＰＧＡ实现 主状态机 图３擦除一个块的时序图 从图３所示的时序可以看出，对于一个擦除半操作，其ＦＬＡＳＨ的操作过程是，首先发送前“个”命令（６０Ｈ），然后再分三个周期从低位到高位发送行地址。由于擦除是以块为单位进行的，而芯片只有２ｋ个块，所以行地址只有Ａ２８～Ａ１８有效，其余位为０，最后再发送后“半个”命令 ＦＬＡＳＨ控制器的主要功能是响应