第二代数字广播电视系统中LDPC变码率编码硬件实现.pdfVIP

第二代数字广播电视系统中LDPC 变码率编码硬件 实现 1 2 张文俊 ，任宇森 1 重庆邮电大学编码技术研究所，重庆（400065 ） 2 重庆邮电大学计算机学院，重庆（400065 ） E-mail: wenjun8407@ 摘 要：本文首先分析了第二代数字广播电视中 LDPC 码的特点，给出了一种面向 FPGA 的LDPC 码变码率编码实现方案，并采用Verilog HDL 语言在Virtex 4 xc4vlx60 芯片上实现 了变码率编码器的设计；设计采用多个BlockRAM 存储校验位，实现了与同一信息位关联 的所有校验位的并行处理，提高了编码速度；综合结果表明：该编码器的吞吐量约为 49.95Mbps ，在占用资源较少的情况下满足了DVB-S2 标准的要求。 关键词：第二代数字广播电视；LDPC 码；FPGA；变码率 中图分类号：TN919 1. 引言 1962 年，Gallager 首次提出了LDPC 码[1]，但是由于其译码算法过于复杂，并没有得 到足够的重视。1996 年，Mackay 和Neal 发现LDPC 码和Turbo 码同样具有优异的性能[2]， 从而引发了对LDPC 码研究的热潮。为了降低编码复杂度，Kou 提出了基于有限几何的循环 和伪循环LDPC 码，该码可以通过移位寄存器简单地实现编码，但具有较高密度的奇偶校验 矩阵，并且具有规则或是接近规则 LDPC 码的特性，使其在低信噪比时性能较差。由此， Michael Yang 等人提出了扩展的非规则重复累积(Extended Irregular Repeat-Accumulate，eIRA) 码[3]，它是 LDPC 码的一个特类，具有较低的编解码复杂度和较优异的性能，利于硬件实 现。因此，2003 年公布的针对卫星宽带业务的第二代标准——DVB-S2 ，正式采纳eIRA 码 与BCH 码的级联码作为其前向纠错码方案。 DVB-S2 标准中采用的LDPC 码，具有大的分组长度[4]，其中标准帧长为64800 比特， 支持1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9, 9/10 十一种码率，适合于对载噪比要求高但对 延时要求不高的应用场合；短帧长为16200 比特，支持1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5,5/6, 8/9 十种码率，适合交互式应用的场合。码长极长是其性能优异(距香农限仅0 ．7 dB，编码 增益相比DVB-S 标准提高了3dB)的原因之一。 由于LDPC 码具有的较大的分组长度，使编码算法实现非常复杂。文献[5]使用RAM 组 存储校验位，通过对RAM 的读取实现校验位的计算，并和FIFO 配合使用，使编码工作得 以完成。但是由于块状RAM 的端口限制，仅由两个RAM 组成的RAM 组限制了校验位的 计算速度，从而使该编码器的处理速度受到了限制。本文在深入分析系统码字特点的基础上， 巧妙的利用校验位的存储特点，采用多个RAM 组成RAM 组，摆脱了对RAM 组读取速度 的限制，使编码器的核心编码处理频率达到了128.469MHz，大于文献[5]中的63.725MHZ， 吞吐量约为49.95Mbps ，在占用资源较少的情况下满足了DVB-S2 标准的要求。 2. DVB-S2 系统中LDPC 码简介 eIRA 码具有很好的结构。其校验矩阵具有特殊的形式：H [H H ]，其中H 为一个 1 2 1 m 行n 列的稀疏矩阵，H 2 具有如下形式： - 1 -