基于PEG算法IRA码交织器设计.docVIP

基于PEG算法的IRA码交织器设计 0、IRA码简介 1998年，D.Divsalar等人提的重复累积码（Repeat-Accumulate Codes，RA码）是一种简单的类Turbo码（TLC，Turbo-Like Codes）［1］。它的两个成员码一个是码率为1/q的重复码，一个是码率为1，传递函数为1/(l+D)的卷积码(称为累加器)，这也是重复累积码名字的由来。这类码不仅编码复杂度低且结构简单。Divsalar等人证明了对于RA码，采用最大似然译码算法，在足够大的信噪比下，当码长趋于无穷时帧错误概率趋于零,是一类性能良好的码。2000年，受到不规则LDPC码的启发，提出了不规则重复累积码（IRA码）［5］，与规则RA码相比，IRA码具有更接近香农限的性能。 IRA码是由重复器、交织器、组合器和累加器组成的（图1）。假设编码输入为符号长度为N的m序列。首先第i位信息符号序列分别在重复次后通过交织器进行交织。然后按顺序进入组合器，每个符号在二元域上合并为一个符号，最后进行累加器输出序列p，最后输出码字为。 图1　IRA码的编码器 作为一类特殊的LDPC码，RA码和IRA码都可以用奇偶校验矩阵Ｈ来表示。校验矩阵包含两部分，为一个维矩阵，其中H2是一个r×r矩阵，如式1所示。 （1） 对于RA码， H1是一个列重为q，行重为a的矩阵，对于IRA码，H1是一个列重为，行重为a的矩阵。IRA码的矩阵由重复器，交织器和组合器所决定，重复器决定矩阵中每列“１”的个数，组合器决定矩阵中每行“１”的个数，而交织器决定矩阵中“１”的分布，所以交织器是IRA码性能优异的关键原因，交织器的设计成为IRA码研究中的重要环节。 由于IRA码采用LDPC码的消息传递方式进行译码，那么和LDPC码一样，IRA码的性能由校验矩阵H所确定，在H矩阵中的小环将会大大降低IRA码的性能。设计好的交织器即是使矩阵中１的分布合理化，尽量减少环4的存在。PEG(Progressive Edge-Growth)算法［4］［8］是一种构造好LDPC码的简单有效的构造法，它以尽可能保持大的围长为目的，逐个增加变量节点和校验节点之间的边。于是，本文提出将PEG算法用于设计IRA码的H1矩阵 ，再由H1矩阵得到IRA码的交织器。文章安排如下：在第一节中描述了基于因子图的交织器设计，利用PEG算法设计出IRA码的交织器，第二节仿真对比了IRA码分别采用PEG交织器和随机交织器的性能，最后对本文做了总结。 IRA码的交织器设计 在前一小节中提到，在Ｈ矩阵中的小环会影响IRA码的性能，在本小节中，将设计一种交织器使得H矩阵中无4环的存在。 基于因子图的交织器设计 图2为IRA码的因子图，上方为N个变量节点，中间为r个校验节点，下方为r个奇偶节点。第i个信息节点与个校验节点相连，每个校验节点连接a个信息节点，条边通过交织器将信息节点和检验节点连接起来，每个校验节点通过Z字型的方式连接两个奇偶节点(第一个节点除外)。 图2　IRA码的因子图 IRA码的因子图一旦确定，那么与之相对应的H矩阵也确定了，而且H矩阵是唯一的;同理，IRA码的H矩阵一旦确定，与之相对应唯一的因子图也确定了，所以，H矩阵与因子图是可以相互转换的。由IRA码的编码结构可知，IRA码的结构由重复器，交织器和累加器所决定。由IRA码的重复器，交织器和累加器可以确定IRA码的H矩阵。同理，由IRA码的H矩阵也可以确定IRA码的交织器，所以设计IRA码的交织器可以转为设计IRA的H矩阵。图3为码长为10，重复数为3，组合器为1，交织器的因子图。 图3　码长为10的RA码的因子图 在图3中，有4个信息节点，6个校验节点与6个奇偶节点。则由图3所确定的Ｈ矩阵中，矩阵为式2.4所描述的6*6维矩阵， H1矩阵为6*4维矩阵，若第i个信息节点连接第j个校验节点，则在H1矩阵中的为“1”，如式２所示。 　 （2） 反之，若已设计出如式4.3所示的H1矩阵，则可以得到图3所示的因子图，从因子图可以很容易的得到交织器序列：。于是，设计交织器的问题可以转化为设计H1矩阵。由于IRA码采用LDPC码的消息传递方式进行译码，那么和LDPC码一样，IRA码的性能由校验矩阵H所确定，在H矩阵中的小环将会大大降低IRA码的性能。所以，在设计交织器时，因子图中的小环，特别是环4应该避免。 1.2　PEG算法 构造有最大环长的因子图是具有结合困难的。于是利用一种次优的PEG算法设计有相当大环长的因子图。PEG算法是在给定所要构造Tanner图中符号节点、校验节点数目以及符号节点度序列后，逐条放置符号节点和校验节点之间的边，使每一条新加入的边尽可能小的影响目前图的围长。 PEG算法总结如下： 重新排列N个信息