导电多层膜的层层自组装及性能与研究.pdf

论文摘要 论文摘要 自组装多层膜已经引起了来自不同领域科学家的广泛关注。自组装 多层膜主要存在于气/液或液/ 固界面上，且很容易通过层-层自组装技术 来构建。1991 年，Decher 发展了一种基于阴、阳聚电解质间静电作用 为推动力的制备多层膜的方法，由此揭开了自组装多层膜制备与研究的 新篇章。本论文旨在采用自组装法制备高导电性多层膜，研究多层膜的 电导率与结构的关系，提出了相应的导电机理，促进高导电性自组装多 层膜的发展。 在论文的第二章中，采用十六烷基三甲基溴化铵(C16TAB)修饰氧化 石墨(GO)与聚丙烯酸(PAA)进行静电自组装。实验表明通过 C16TAB 表 面修饰后，GO 可与PAA 牢固的吸附，制备的多层膜具有较高的导电性。 由于PAA 分子链可以扩散进入纳米GO 薄片层间，致使GO 薄片层间 距扩大甚至剥离，当 GO 层间距(或组装层数 n)增大至渗滤阈值时便会 产生渗滤效应。采用分子量为2000-4000 的PAA 组装的多层膜具有典型 的PTC/NTC 效应。分子量较低的PAA 更容易扩散至GO 层间，导致多 层膜产生更高的电导率和更低的渗滤阈值。将(PAA/GO)n 多层膜还原后， 电导率得到极大提高，渗滤阈值向较高组装双层数移动。依此，我们获 得了组装高电导率和低渗滤阈值多层膜的新方法。 在论文的第三章，利用与第二章类似的静电自组装方法，成功地实 现了 C16TAB 修饰的石墨(G)与聚苯乙烯磺酸钠(PSS)的层层自组装。实 验结果表明将纳米GO 薄片还原后的表面更易被C16TAB 修饰，所制备 I 论文摘要 的(PSS/G)n 多层膜的电导率得到极大提高。当多层膜的厚度达到 52 纳 米时，便会克服表面粗糙度与形貌的影响，产生渗滤现象，渗滤阈值n=4 时，电导率最高可达204.1 S/cm 。 在论文的第四章，我们首先提出用聚合—生长两步法（无需任何模 版）制备了高度有序的PANI 阵列。实验结果证实苯胺浓度、酸用量、 酸浓度及酸种类对 PANI 纤维阵列的形貌具有很大影响，实现了 PANI 阵列的尺寸与形貌可控性，通过优化制备条件可以制备出高度有序的 PANI 薄片和纤维阵列。研究了高度有序PANI 阵列的生长机理，发现苯 胺阳离子为 PANI 阵列的生长起到“模板”作用。采用 XRD 、UV-vis 及FTIR 测试表明，PANI 阵列具有有序的分子构象和较高的结晶性。制 备的PANI 阵列的电导率与温度的关系符合准一维可变程跳跃模型，显 示出半导体特性。 在论文的第五章中，我们采用第四章中制备的高度有序 PANI 纤维 阵列与PSS 制备了(PSS/PANI)n 自组装导电多层膜。实验结果证明PANI 纤维阵列溶解后仍呈纳米颗粒状，保持良好的晶体结构，所制备的多层 膜比采用传统法制备的PANI 颗粒制备的多层膜具有更高的电导率、电 化学活性和更低的渗滤阈值。 在论文的第六章中，研究了采用旋涂自组装技术制备(PSS/G /G ) + - n 多层膜。结果表明不同 PSS/G /G 比例制备的多层膜与组装层数均呈线 + - 性关系；相同组装层数与相同旋涂转速时，不同 PSS/G /G 比制备的多 + - 层膜中PSS 的组装量相等，而G(G +G ) 的组装量则与G 层数成正比例 + - 关系；旋涂转速ω越高，所制备的多层膜越薄，且G 的组装量与ω-1/2 II 论文摘要 呈正比关系。PSS/G /G 比例高的多层膜具有较高的电导率