动态可重构协处理器的研究.pdf

摘 要 自20世纪80年代以来，随着各种可重构技术的出现，一种建立在电路重构原理上韵 可重构计算成为国际学术界研究的热点，基于可重构计算概 念的可重构计算机更是目前高性能计算机研究的一个重要方向。学术界逐渐达成的一 个共识认为，由动态可重构协处理器阵列组成的多核CPU将是未来高性能计算机的主要特 征，它集成了多核技术、分布式计算技术、可重构技术等重要前沿技术。其中，作为核心 技术之一的可重构协处理器的重构模式研究具有重要的战略意义。 可重构协处理器的重构模式可分为两个大的类别：阵列并行模式和流水模式。两种重 构模式的硬件基础都是相似的可重构单元组成的阵列，但至今尚未见到将两种模式统一在 一起的报道。本文首次尝试了这项工作，设计了一款兼有上述两种工作模式的动态可重构 协处理器一一DReAC(DynamicallyReeonfigurableArrayCoprocessor)。论文详细阐述了 DReAC的结构、重构方式以及阵列的优化技术，同时也研究了DReAC的应用问题。 论文从下列角度研究了DReAC本身： ·给出了DReAC的结构模型和行为模型，在此基础上建立了一个完整的可重构协处 理器，为整个论文的工作提供了研究平台； -研究了DReAC协处理器的主要组成部分：全局管理器、可重构处理单元和可重构 计算阵列之间的有效整合问题，建立了一套独立的2级重构管理机制，该机制赋予DReAC InstructionData)数据处理能力，同时赋予DReAC丰富 强大的MIMD(MultipleMultiple 多样的重构形式； ·设计了全局管理器的功能，定义了控制指令字格式： ·讨论了可重构处理单元的逻辑功能与优化过程，并定义了可重构处理单元的配置指 令格式： ·研究了可重构计算阵列内部互连网络的拓扑形式和优化问题； ·建立了有回绕2维网格结构模型，并使用该模型研究在不同延迟情况下的阵列利用 率，为探索可重构阵列的参数优化提供了实验依据。 论文从下列角度研究了DReAC的应用问题： ·初步探讨了应用算法在DReAC协处理器中运行的优化问题．建立了可重构计算阵 列的利．}=}j率模型，并使用该模型作为工作模式选择的判据，为各种应用问题选择在DReAC 中的最佳实现方式提供了依据，并通过实验证明了该判据的有效性； ·利用DReAC实现了儿种典型算法，并与同类可重构协处理器的性能做了对比。实 验结果显示DReAC协处理器的性能全面超过了同类其他系统。 最后，文中还指出了DReAC协处理器有待完善的地方，为下一步研究-[作指明了方 向。 关键词：可重构协处理器，阵列并行，并行流水，2维网格结构模型，优化实现，阵列利 用率 ABSTRACT Withthe ofallkindsof device since1 development programmable 980s， techniques based reconfiguration becomesa centralissueinthe theory reconfigurablecomputing internationalresearch basedonthe of field．Reconfigurable computer conceptreconfigurable isatthe inthe field． computingtop high-performance computer After