DDR2内存技术研究.pptVIP

ODT:On-die termination 选择确定内部端接电阻值。 CK: 一对差分CLK信号。 CKE: CLK使能信号。 CS: 片选信号。 RAS: 行地址闸门信号。 CAS: 列地址闸门信号。 BA: Bank区选择信号。 A:地址 DQ:数据信号 DQS:数据闸门信号 1: CAS(Column Address Strobe) Latency：列地址选通脉冲延迟时间，即DDR－RAM内存接收到一条数据读取指令后要延迟多少个时钟周期才执行该指令。这个参数越小，内存的反应速度越快，可以设置为2.0、2.5、3.0。 2、Row－active delay（tRAS）：内存行地址选通延迟时间，供选择的数值有1～15，数值越大越慢。 3、RAS－to－CAS delay（tRCD）：从内存行地址转到列地址的延迟时间。即从DDR－RAM行地址选通脉冲(RAS，Row Address Strobe)信号转到列地址选通脉冲信号之间的延迟周期，也是从1～15可调节，越大越慢。 4、Row－precharge delay（tRP）：内存行地址选通脉冲信号预充电时间。调节在刷新DDR－RAM之前，行地址选通脉冲信号预充电所需要的时钟周期，从1～7可调，越大越慢。 5、OCD（Off-Chip Driver）：也就是所谓的离线驱动调整，DDR II通过OCD可以提高信号的完整性。DDR II通过调整上拉（pull-up）/下拉（pull-down）的电阻值使两者电压相等。使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性；通过控制电压来提高信号品质。 6、ODT：ODT是内建核心的终结电阻器。我们知道使用DDR SDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。 7、Post CAS：它是为了提高DDR II内存的利用效率而设定的。在Post CAS操作中，CAS信号（读写/命令）能够被插到RAS信号后面的一个时钟周期，CAS命令可以在附加延迟（Additive Latency）后面保持有效。原来的tRCD（RAS到CAS和延迟）被AL（Additive Latency）所取代，AL可以在0，1，2，3，4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期，因此ACT和CAS信号永远也不会产生碰撞冲突。 DDR SDRAM Clock Control Register： MCK CLK_ADJ—MCK clock adjustment tReadlat + 0.8542 CPO tReadlat + 1.162 DDR2内存技术研究(一) 报告人：杨博文 背景篇 DRAM-SRAM-SDRAM-DDR SDRAM区别 1、DRAM，动态随机存取存储器，需要不断的刷新，才能保存数据。 2、SRAM，静态的随机存取存储器，加电情况下，不需要刷新，数据 不会丢失。 3、SDRAM，同步的DRAM，即数据的读写需要时钟来同步。 4、DDR SDRAM，SDRAM升级版，使用DLL(Delay-Locked loop,延时锁定环)技术，使选通信号对数据精确定位，实现上下升沿读写能力，速度提升一倍 DDR2主要管脚说明 内存条结构 DDR2主要参数说明 DDR2主要参数说明 DDR2主要参数说明 DDR2 同步工作模式配置 DDR2 同步工作模式配置