基于CPLD点阵电显示屏的设计.docVIP

基于CPLD点阵电子显示屏的设计 陈霞 肖颖 [文章摘要] 本文介绍了以AT-89S52单片机为控制核心，基于CPLD独立扫描的实用、高效的[关 键 词] MCU、点阵LED、CPLD 社会的信息化，促进了显示技术的发展，LED大屏幕点阵显示系统作为一项高科技产品已经渐渐融入了人们的生活。与传统的显示媒体相比，由于其亮度高、动态影像显示效果好、耗能少、使用寿命长、显示内容多样、显示方式灵活、性价比高等优势，已经开始广泛应用于各行各业。采用单片机控制的LED点阵显示屏显示形式美观大方，显示内容灵活可变，具有低功耗，结构简单，操作方便等优点，已广泛应用于银行，证券，影视，体育和公路交通等各个方面，显示了其良好的市场前景。 1 系统总体框图 整个显示系统可以分为①CPU主控电路部分②串行数据的传送和时序控制部分 ③CPLD行列译码扫描部分④实时时钟控制电路部分⑤与PC机串口通讯部分⑥按键控制电路部分⑦三极管驱动电路部分⑧点阵显示部分。 图1 系统总体框图 2 各单元电路设计LED点阵显示屏而言，由于其数据量大，必须有很快的刷新频率，如刷新速度跟不上，会造成点阵屏画面晃动和闪烁。解决这个问题有很多方法，例如，采用PC机的DMA控制器来提高数据传输速率，采用并行数据传输方式，分单元多CPU控制方式等等。我们采用CPU控制，采用超大规模可编程逻辑阵列器构成具有极高的稳定性CPU控制扫描频率，实现了屏幕无闪烁显示。 本设计采用具有160个I/O端口的EPM7128SQC160-10芯片，只用一片CPLD芯片，通过简单的编程模拟8片74LS595和一片74LS154，内部逻辑如图2所示。 列数据传输控制电路是由单片机输出的显示信息串行输入到CPLD，用VHDL语言编写其总线读逻辑，在CPLD芯片中实现八片8位3态串行输入、并行输出，带锁存功能的移位寄存器，完成数据的串并转换，由CPLD的64列数据输出控制LED点阵的64列。在图2由CPLD实现的八片74LS595的内部逻辑中，L1-L64为列选通控制信号输出，RCK、SCK、SCLR是由单片机送来得控制信号，RCK为锁存控制信号，SCK为时钟控制信号，SCLR为清零信号，各片的RCK、SCK、SCLR均接在一起， Si接单片机的扫描数据输出，第一片74LS595（由CPLD实现）移位输出端接第二片74LS595的数据输入Si2，八片进行级连，实现一次扫描一个字节，即八位并行输出和串行移位功能。 行扫描的控制是利用CPLD编程实现四线十六线译码器74LS154的功能，如图2所示，AA、BB、CC、DD接单片机行控制数据输出，H1-H16为CPLD输出的行扫描控制信号，接行三极管驱动电路。 图2 CPLD内部逻辑电路图 2.2 行驱动电路设计 该系统显示部分的点阵采用单色LED共阴点阵模块，16 块8×8点阵模块连接成16×64点阵。因为一个行扫描管同时控制着一行中多个LED的通断，所以它承载较大电流。以每个发光二极管流过的电流为10mA计算，一个64列的点阵屏中，每个行扫描管所承受的电流是10mA×64=0.64A,为此我们选用达林顿结构三极管，保证了行的驱动能力。驱动电路如图3所示。 图3 驱动电路 2.3 扫描频率的控制 由于人眼的视觉暂留现象，一个LED发光管如果在一秒钟内亮24次以上的话，人眼就感觉不到闪烁。由此，一屏画面连续以每秒25次的频率循环显示时，给人的感觉是稳定的。为此只要利用CPU控制由CPLD实现的行译码器的译码速度，保证每秒内译码16×25=400次，就可以保证画面的稳定性。设计时，我们使AT89C51的定时／计数器T0工作于方式2（自动重载方式AUTO-RELOAD MODEL）。此时设定M1M0为10，在方式2中16位计数器被拆为两部分，其中TL0用作8bit Counter；TH0用于存放和保持计数初值。当TL0计数溢出时，在溢出标志TF0置1的同时，自动的将TH0的初值重载到TL0中，因此在初始化的过程中，用软件只需一次赋初值。其周期为： T＝（2^8-TH0初值）×时钟周期×12 采用11.0592MHZ的晶振时，计数速率约为1MHz，输入脉冲的周期间隔为1uS，通过计算，TH0的初值为243，即为0XF3(OF3H)。采用中断的方式控制行译码扫描频率，就可以保证画面的无闪烁显示。 2.4实时时间控制电路的设计美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟DS1302，它可以对年、月、日、周、时、分、秒进行计时，且具有闰年补偿功能，采用三线接口与CPU进行同步通信RAM数据，时钟芯片自备电池，只需要设置初始时间即可。? DS1302与CPU的连接需要三条线，即SCLK(7)、I/O(6)、RST(5)。图示出DS1302与