高级计算机系统结构_课程总结.ppt

高级计算机系统结构 第二章 Intel 系列处理器 三、Cache主要性能指标 Cache的访问周期 ? Tm 主存的访问周期 ? T Cache系统等效访问周期(平均访问时间) ? ? Cache的命中率 ? SP Cache的加速比(访问效率) ? TC T= ?TC + (1–?)Tm Nc为Cache存取的总次数, Nm为主存储器存取的总次数Nm。 ? = Nc Nc + Nm SP= Tm T = Tm ?TC + (1–?) Tm = 1 (1–?)+? (TC Tm ) 高级计算机系统结构 第二章 Intel 系列处理器 第四节 Intel 80486处理器 ① 增加了数据的猝发传送方式; ② 指令预取队列长度, 由16字节增加到32字节; ③ 片内集成了8K的Cache, 并支持片外Cache; ④ 片内集成了浮点协处理器FPU; ⑤ 支持数据位的奇偶校验; ⑥ 指令流水线方式 — 80486的主要改进: 高级计算机系统结构 第二章 Intel 系列处理器 一、80486的内部结构 (一) 功能模块 EU SU BIU IPU(指令预取部件) IDU PU TLB 隐Cache 8KCache 物理 地址 FPU 指令流 线性地址 64位总线 高级计算机系统结构 第二章 Intel 系列处理器 (二) 内部寄存器 通用寄存器/段寄存器/指令指针与80386相同。 1、FR标志位寄存器: 新增标志位 AC = 0 不作对齐检查 1 进行对齐检查 仅在特权级3, 未对齐时产生异常中断 2、CR0~ CR3 控制寄存器 (1) CR0 新增CD、NW、AM、WP、NE控制位 (2) CR3 在80386基础上增加了两位: 页目录基地址 00...00 PCD PWT 0 0 0 31 12 4 3 2 1 0 高级计算机系统结构 第二章 Intel 系列处理器 三、80486的引脚功能 1. 数据奇偶校验引脚 DP3 DP2 DP1 DP0 D31~ D24 D23 ~ D16 D15 ~ D8 D7 ~ D0 DP由数据发送方根据发送的数据进行设置 2. 奇偶校验检查位(CPU输出) PCHK 读周期后有效, 指示读取的数据是否奇偶出错。 3. 总线宽度控制信号 BS16 BS8 被访问设备要求进行16位或八位数据传输。由此引出字交换和字节交换电路。 4. 猝发传送控制 BRDY BLAST 思考题 1. 是否在所有的处理器中, 都需要有类似于Int