8学时 FPGA课件(新教材).pptVIP

第三章 QuartusⅡ开发工具 §3.1 Quartus Ⅱ简介 §3.2 Quartus Ⅱ设计过程 §3.3 VHDL设计实例 二、Quartus Ⅱ的新特点 Quartus Ⅱ可以通过DSP Builder工具与Matlab/Simulink相结合，实现DSP的应用； 支持Altera的片上可编程系统（SOPC）开发，集系统级设计，嵌入式软件开发，可编程逻辑设计于一体，为一种综合性开发平台。 数字系统设计方法要领 ASM图法描述系统不是唯一的，应选择最佳的方案。 处理器的设计——了解被控对象，根据ASM图确定处理器所需的功能部件（如寄存器、计数器、运算器等）及它们之间的数据通道；确定各功能部件所要求的控制信号及处理器产生的状态信号。 控制器的设计——直接由ASM图导出相应的硬件电路，它应产生处理器所需的控制命令序列，控制处理器执行预定命令。 波形发生器的设计 波形发生器的设计 ASM图的硬件实现 传统方法： 状态编码； 选触发器； 由ASM图导出状态转换表； 由状态转换表写出触发器驱动方程； 由ASM图得出输出方程； ASM图的硬件实现 用多路选择器实现ASM图； 每个状态一个触发器法； 基于ROM法实现ASM图。 触发器的现态加到多路选择器的选择输入端； 触发器的次态加到多路选择器的数据输入端； 无条件转移，其转移条件为1。 Quartus ⅡVHDL设计输入流程 右键菜单中的Zoom 命令将波形放至合适大小，仿真结果波形将出现。 编辑输入向量对话框给出了两个单选项：第一，使用仿真报告波形窗口的内容去覆盖仿真文件窗口中的内容；其二，跳回仿真文件窗口去进行修改。 四、时序仿真 选择菜单中Assignments－settings 或快捷按钮，在左侧Category 栏中选中Simulator，然后在右侧Simulation mode 的下拉菜栏中选中Timing，如图所示。 通过建立波形文件进行仿真： 在Quartus II 主界面菜单栏中选择File－New，在Other Files 页选中Vector Waveform File 项。点击OK 按钮打开空白波形编辑窗口，其默认文件名为“Waveforml.vwf”。 对于时序仿真来说，将仿真时间设置在一个合理区域十分重要！ 加入输入、输出信号，设置输入信号周期，保存文件等步骤均都与前面介绍功能仿真时相同。 五、引脚锁定与下载 选择菜单栏中Assignments/Pins，弹出引脚分配窗口如图所示 保存引脚锁定信息，再做一次全编译（Start Compilation）以便将引脚锁定信息编译进下载文件中。 在Assignment Editor界面中，还支持复制、粘贴功能，设计者可以将引脚分配表通过剪贴板从文本文件copy过来。另外，对于器件中的未使用引脚（保留引脚），一般设置成“三态”。即从Reserved列中就可将保留引脚设置为输出“三态”、输出接地等不同属性。 六、下载 1、设置配置电缆 选择菜单栏中Tools－Programmer 或快捷按钮，弹出窗口如图所示。 该窗口的硬件信息框中显示“No Hardware”，表明硬件还没有接好。这时点击“Hardware Setup”按钮设置下载电缆。随之弹出Hardware Setup对话框，见图。 本例中采用Altera公司新型的配置电缆ByteBlaster II，ByteBlaster II为并口电缆，对SignalTap II等反馈手段也提供支持。此时，端口自动选择“LPT1”。 2、选择配置方式 由于在count10的设计中，选用的器件是Cyclone系列的EP1C6Q240C8，所以有以下几种配置模式共选择： JTAG模式，其优先权最高； Passive Serial模式，简称PS模式，即被动串行模式； Active Serial Programming模式，简称AS模式，即主动串行模式； In-Socket Programming模式，Altera公司编程单元（APU）的专用配置模式。 3、添加下载文件 4、配置 在配置设置对话框中勾选中Program/Configure 项。之后点击“Start”按钮即开始配置 七、原理图设计输入的流程 Quartus II软件的图形编辑器（Graphic Editor）进行设计输入，是一种最为直接、最为熟悉的设计输入方式。 Quartus II 软件提供了各种逻辑功能符号，主要有： 基本符号模块库—图元（Primitives） ，主要有各种逻辑门、触发器、输入/输出端口、电源和地等。 (others）—该库中包含了与Quartus II兼容的中规模集成电路模块，如常用的74系列产品。 宏