第4章 SEP3203嵌入式微处理器.ppt

第四章 SEP3203嵌入式微处理器 目 录 4.1 概述 4.2 SEP3203芯片简介 4.3 模块介绍 4.4 封装与芯片的开发应用 4.1 概述 SEP3203的芯片定义 4.3 模块介绍 SEP3203功能模块的划分 SEP3203各个模块的功能定义 核心部分： ARM7TDMI EMI eSRAM BUS Controller DMAC Bridge INTC ARM7TDMI处理器 业界事实标准的32位 RISC 处理器内核 处理器内核运行在75MHz 16位 Thumb 指令集 EmbeddedICE JTAG 软件调试接口 AMBA总线构架 EMI 控制器(SRAM/ROM/Flash) 提供6个可配置的片选信号： CSA、CSB、CSC、CSD、CSE、CSF，用来实现对ROM、SRAM、NOR FLASH的片选。其中CSE、CSF与SDRAM片选信号复用 每个片选支持的最大寻址范围为64M。 每个片选可配的起始地址. 启动片选可以选配16位总线或32位总线 每个片选可以单独配置16位或32位总线 EMI 控制器(SDRAM) 提供2个相互独立的与sram复用的片选信号： SD_CSE，SD_CSF，作为SDRAM的片选,与SRAM/ROM/FLASH的片选CSE CSF复用. 每个片选支持有4个bank的SDRAM，并支持同时激活（active）最多达4个BANK。 根据选用的SDRAM型号，tRC、tRP、tRCD、CAL latency可配置。 提供SDRAM的低功耗模式，及自刷新功能。 支持16位/32位外部数据总线 EMI 控制器(NAND Flash) 提供一个片选:nand_cs 只支持整个page的操作。就是每次读写都是一个page。通过配置地址寄存器，控制字寄存器。然后对数据寄存器进行访问，从而完成对NAND FLASH 的操作。 支持从NAND Flash 直接进行系统启动 支持ECC校验的一位纠错 只支持8位数据线的NAND FLASH SEP3203地址映射 片上嵌入式静态存储器（ESRAM） 特征：eSRAM是一个内嵌20KByte 读写零等待的RAM，支持32位，16位，8位数据读写操作。 作用： 需要大量运算的代码 操作系统核心代码，比如中断处理程序 可映射至零地址，实现NAND FLASH启动 BUS Controller 实现高速总线上的模块总线请求判断机制 静态优先级控制 优先级次序 DMAC控制器 直接存储器访问（DMA），是一种完全由硬件执行数据交换的工作方式； 数据交换不经过CPU而直接在存储器之间以及存储器和外设之间进行。实现了一个memcopy的功能和赋值的功能； DMA方式一般用于高速传送成组的数据 。 DMAC控制器 特征： 6个DMA通道，均可支持双向传输 提供Single DMA和Burst DMA请求模式 提供存储器到外设，外设到存储器，存储器到存储器的数据传输 硬件DMA通道优先级 支持目的地址或源地址的递增(incremental)或非递增(non-incremental)产生方式 可编程的DMA burst尺寸 16x4 Bytes内部数据FIFO 支持8,16和32-bit数据宽度的传输 两个可屏蔽中断请求：DMA错误中断和DMA传输完成中断请求 DMAC控制器 DMAC控制器 Bridge 用于连接高速总线(AHB)与低速总线(APB)之间的一个通道 中断控制器（INTC） 中断过程是指中断源发出中断信号中断CPU当前的工作，使CPU停止执行当前程序、保留下一条指令的地址（断点）和当前的标志，转而执行一个中断服务子程序。中断服务程序执行结束后，CPU恢复标志和断点地址，转回来执行原来的主程序。 中断控制器（INTC） 中断控制器（Interrupt Controller）的作用是接收来自中断源的中断信号，并判别出所有中断信号中的最高优先级，按优先级次序发送给CPU。CPU通过查询最终状态寄存器(IFSR)以确定当前需要服务的中断源(其是当前中断源中优先级最高的)，从而实现按优先级执行中断服务子程序。 中断控制器（INTC） 特征： 每一位中断源可屏蔽 支持普通中断和快中断 支持32个普通中断（12个是内部中断，18个外部中断，2个保留未用 ） 支持4个快中断 内部中断优先级固定，外部中断优先级可配置 支持软件测试中断 中断控制器（INTC） 中断控制器（INTC） SEP3203各个模块的功能定义 人机接口部分： LCDC AC97 黑白/灰度/彩色液晶控制器（LCDC） 特征： 支持STN(Super Twisted Nematic)4/8位接口的单色显示 支持TFT(Thin Film Transistor)彩色显示 分辨