大学单片机原理及其接口技术课程 第2章-结构与时序.ppt

大学单片机原理及其接口技术课程 第2章-结构与时序.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第2章:51单片机的结构与时序 本章基本要求: ⑴ 51-单片机内部结构* ⑵ 51-单片机外部结构* ⑶ 51-单片机工作方式 ⑷ 51-单片机时序* 2.1 51-单片机内部结构 MCS-51是美国INTEL公司的8位高档单片机系列。有多个公司的多种单片机是以此为内核—指令及工作方式相同。 其中,8051(52)是最有代表性的产品。 从制造工艺来看,可以分为CMOS、HMOS。 MCS-51单片机基本结构 包括:CPU、存储器(ROM、RAM)、I/O接口等计算机的基本组成。 2.1 51-单片机内部结构 2.1 51-单片机内部结构 8051的内部主要包括三部分。 1、算术逻辑部件:实现算术和逻辑运算功能,它主要是由一个加法器和一个布尔处理器构成。 2、定时控制部件(控制器):它由定时控制逻辑电路、指令寄存器、振荡器电路组成。实现指令的执行—取指令、存放指令、指令译码、产生指令时序脉冲。其中,振荡器是指挥的核心。 2.1 51-单片机内部结构 3、专用寄存器组:其功能是存放指令地址、操作数、指令执行后的状态。它由程序计数器PC、累加器ACC、通用寄存器B、状态字寄存器PSW、数据指针DPTR组成。 PC:16位寄存器,专门用来存放下一条要执行的指令的内存地址。其内容随着指令的读取,可由硬件自动加1。它可描述的指令空间(寻址范围)64K。 ACC:存放操作数或运算结果。 B:用来存放乘除法的第二个操作数。 2.1 51-单片机内部结构 状态字PSW:它是一个标志寄存器,存放指令执行以后的状态标志以及设置标志。 PSW.7:进位位Cy PSW.6:辅助进位位AC PSW.5:用户标志位F0 PSW.4、3:寄存器选择位RS1、RS0 PSW.2:溢出标志OV PSW.0:奇偶标志P—奇计数时,P=1 2.1 51-单片机内部结构 2.1.3 I/O端口 他们的功能是:在CPU与外部设备之间传输信息。可分为:并行I/O端口、串行I/O端口。 1、并行I/O端口: 它可将8位信息同时在CPU与外设之间进行传送。特点是:传输距离近、传输线多、传输速度快。 8051具有四个并行I/O端口,每个都可用于传输8位二进制信息。 四个端口取名为:P0、P1、P2、P3。 2.1 51-单片机内部结构 注意: 每个端口的结构:8位输入缓冲器、8位输出锁存器。 P0~P3端口的操作可以分为:写端口、读端口、读引脚三种,各自的含义有所不同。 2.1 51-单片机内部结构 2、串行I/O端口 CPU与外设使用串口传送信息时,8位信息必须分时逐位传送。特点是:传输距离远、传输线少、传输速度慢。 8051有一个全双工可编程串行I/O端口。使用TXD、RXD两条线在CPU与外设之间传输信息。 串口占CPU资源有: SCON:串口控制寄存器,存放串口工作方式信息 PCON:串口波特率寄存器,存放收发波特率信息 SBUF:串口收、发数据缓冲器,存放收发数据。 2.1 51-单片机内部结构 2.1.4 定时/计数器 其功能是:对外部事件或内部时钟脉冲按照一定的规则进行计数。 51单片机内部设有2个(52系列设有3个)16位定时/计数器。取名为:T0、T1、(T2)。 各个16位计数器采用两个8位寄存器组成。 各定时/计数器均为加1操作,当计数的个数满时,则会产生计数/计时满输出信号。 各个定时/计数器有多种工作、控制方式,可通过设置定时器方式寄存器(TMOD)和定时器控制寄存器(TCON)来选择。 2.1 51-单片机内部结构 2.1.5 中断系统 无论是那种CPU,其中断系统都是其核心组成部分。其功能是:可以中断处理方式调整CPU处理过程,以满足某些操作的实时性要求。 所谓中断:是指CPU暂停当前的程序执行而转去为某个设备服务,在服务完成后,再返回原程序继续执行。 中断源:能向CPU发出中断请求信号的来源。 8051单片机具有5个(8052为6个)中断源。 CPU在管理中断源时,可采用级别高/低排队、请求开放/屏蔽等控制。 2.1 51-单片机内部结构 8051的中断系统设有: 5个中断源,分为2个外部中断源和3个内部中断源,分别是:外部中断0、1,内部定时器0、1以及串口中断源。8052设有6个中断源,它比8051多了一个定时器2中断源。 8051的中断系统主要是通过:中断允许控制器IE以及中断优先级控制器来实现中断管理。 注意:有关中断的内容是本课程的重点之一,会在后面专门章节讲述。 2.2 51-单片机外部结构—引脚功能 无论是那种CPU

文档评论(0)

书房 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档