第七章 MCS-51的中断和中断系统.jsp.ppt

第七章 MCS-51的中断和中断接口 7.3 MCS-51的中断系统及其控制 7.3.1 中断请求与控制 7.3.2 中断系统的结构 7.3.3 中断控制 7.3.4 中断响应过程 7.3.1 中断请求与控制 7.3.2 中断系统的结构 1．外部中断源 由P3.2端口线引入，低电平或下降沿引起。 由P3.3端口线引入，低电平或下降沿引起。 2．内部中断源（如图7-2所示） T0：定时/计数器0中断，由T0回零溢出引起。 T1：定时/计数器1中断，由T1回零溢出引起。 TI/RI：串行I/O中断，完成一帧字符发送/接收引起。 7.3.3 中断控制 1．中断允许寄存器IE（A8H） IE在特殊功能寄存器中，字节地址A8H，位地址分别是A8H～AFH。IE控制CPU对中断源总的开放或禁止以及每个中断源是否允许中断。其格式如图7-3所示。 2．中断优先寄存器IP（B8H） IP在特殊功能寄存器中，字节地址为B8H，位地址分别是B8H～BFH，IP用来锁存各中断源优先级的控制位，其格式如图7-4所示。 7.3.4 中断响应过程 单片机在每个机器周期的S5P2期间，顺序采样每个中断源，CPU在下一个机器周期S6期间按优先级顺序查询中断标志，如查询到某个中断标志为1，将在再下一个机器周期S1期间按优先级进行中断处理。 中断得到响应后自动清除中断标志，由硬件将程序计数器PC内容压入堆栈保护，然后将对应的中断矢量装入程序计数器PC，使程序转向中断矢量地址单元中去执行相应的中断服务程序。 下列任何一种情况存在中断申请将被封锁： （1）CPU正在执行一个同级或高一级的中断服务程序。 （2）当前正在执行的那条指令还未执行完。 （3）当前正在执行的指令是RETI或对IE，IP寄存器进行读/写指令，执行这些指令后至少再执行一条指令才会响应中断。 用中断方式实现打印机的控制 7.3.5 中断的C51编程 例1 图所示是利用优先权解码芯片，在单片机8031的一个外部中断上扩展多个中断源的原理电路图。图中是以开关闭合来模拟中断请求信号。当有任何一中断源产生中断请求，能给8031的引脚送一个有效的中断信号，由P1的低3位可得对应中断源的中断号。 #includereg51.h unsigned char status; bit flag; void service_int1()interrupt 2 using 2 {flag=1; status=p1; } void main(void) {IP=0x04; IE=-0x84; for( ; ; ) {if(flag) {switch(status) {case 0:break; case 1:break; case 2:break; case 3:break; default: ; } flag=0; } } } THANK YOU VERY MUCH ！ 本章到此结束， 谢谢您的光临！ 返回本章首页 图7-1 中断流程 返回本节 图7-2 中断系统的结构框图 返回本节 图7-3 中断允许寄存器IE 图7-4 中断优先寄存器IP 返回本节 返回本节 结束放映 返回本章首页