第7章 微型计算机存储器.pptVIP

课堂练习2 解: (1) 所需存储芯片数及地址信号线的分配: 16KB ROM需用4片2732构成，8KB RAM需用4片6116构成。 2732容量为4K×8位：用12条地址线作片内地址(A0～A11)；用8条地址线作片外地址(A12～A19)； 6116容量为2K×8位：用11条地址线作片内地址(A0～A10)；用9条地址线作片外地址(A11～A19)。 用74LS138作片选译码器，其输入、输出信号的接法依存储芯片的地址范围要求而定。 (2) 地址范围 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10～A0 EPROM1～EPROM4(16KB): 1 1 1 1 1 0 0 0 0 0 ～ 0 (F8000H) … 1 1 1 1 1 0 1 1 1 1 ～ 1 (FBFFFH) SRAM1、SRAM2(4KB): 1 1 1 1 1 1 0 0 0 0 ～ 0 (FC000H) … 1 1 1 1 1 1 0 0 1 1 ～ 1 (FCFFFH) SRAM3、 SRAM4(4KB): 1 1 1 1 1 1 0 1 0 0 ～ 0 (FD000H) … 1 1 1 1 1 1 0 1 1 1 ～ 1 (FDFFFH) 逻辑图 作业：P152 7.9 7.10 7.11 7.13 * 1. 存储器与CPU之间的时序配合 CPU对存储器进行读操作时，CPU发出地址和读命令后，存储器必须在规定时间内给出有效数据。而当CPU对存储器进行写操作时，存储器必须在写脉冲规定的时间内将数据写入指定存储单元。 2. CPU总线负载能力 地址线、控制线是单向的，故采用单向驱动器。 数据线是双向传送的，故采用双向驱动器。 7.5.1 存储器与CPU连接时应注意的问题 3. 存储器芯片的选用 根据存储器的存放对象、总体性能、芯片的类型和特征等方面综合考虑。 （1）对芯片类型的选用 （2）对芯片型号的选用 4. 存储器与控制总线的连接 CPU的存储器读写信号同存储器芯片的控制信号线（片选、读、写） 连接。 7.5.1 存储器与CPU连接时应注意的问题 5. 存储器与数据总线的连接 数据线是CPU与存储器交换信息的通路，连接要考虑驱动问题及字长。 6. 存储器与地址总线的连接 低位地址线直接与存贮芯片的地址引脚对应相连；高位地址线，利用片外地址译码器产生“片选”信号。 7.5.1 存储器与CPU连接时应注意的问题 通常微机的存储器是由多个存储器芯片构成，因此芯片外部需要对高位地址进行译码以产生正确的片选信号。 1、常用的片选产生的方法 （1）线选法 （2）部分译码法 （3）全译码法 7.5.2 存储器地址译码方法 （1） 8KB CS （2） 8KB CS （3） 8KB CS （4） 8KB CS 1 1 1 1 A13 A14 A16 A15 A0~A12 线选结构示意图 （1）线选法 当存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。 4个片选信号必须使用4根地址线，电路结构简单，缺点是： 系统必须保证A16～A13不能同时为有效低电平； 同部分译码法一样，因为最高段地址信号（ A19～ A15 ） 不参与译码，也存在地址重叠问题； A13 A16 A14 A15 思考：试写出各芯片占用的地址空间。 R/W D0 ~ D7 A0 ~ A12 ④ 8K*8 D0~7 ③ 8K*8 D0~7 ② 8K*8 D0~7 CS1 ① 8K*8 D0~7 （2）部分译码法 用高位地址中的一部分地址进行译码产生片选信号。 8KB (2) CS 8KB (1) CS 8KB (4) CS 2-4 译码器 A0~A12 A13~A14 Y0 Y1 Y3 … 芯片 A19 ~ A15 A14 A13 A12 ~ A0 地址空间（顺序方式） ① 00 1 1111 1111 1111～0 0000 0000 0000 ② 01 ③ 10 ④ 11 系统最高段地址信号（ A19～A15 ）不参与片选译码，即这几位地址信号可以为