和非门测试和组合逻辑电路设计实验.pptVIP

* 实验箱上面芯片插座上有有相应的芯片，请注意区分HC 和LS 组成结构不同，TTL由三极管构成，CMOS由MOS管构成 * 实验内容的步骤一就是需要同学们分别测量TTL和CMOS门的输出高、低电平 * 5.1k的电阻和500欧姆的电阻抗干扰的 * tpd是指与非门输出波形相对于输入波形的延时。对应于图1－1，输出波形VO下降沿的50％相对输入波形VI上升沿50％之间的时间间隔叫做导通延时tpHL；输出波形VO上升沿的50％相对输入波形VI下降沿50％之间的时间间隔叫做截止延时tpLH。 * 开门电平Von指的是当电路输出端接额定负载时，使电路输出端处于低电位状态（一般为0.3V）所允许的最小输入电压。关门电平Voff指的是，使电路输出端处于高电位状态（输出高电平VoH的90％，大于2.16V）时所允许的最大输入电压。 输入开门电平Von和关门电平Voff越靠近，越接近阀值电平VT，传输特性曲线越接近理想特性，并且抗干扰能力越强。 * B B端接逻辑开关 * 真值表要画出来 测试74138功能验证，低电平有效 * ?? 数字电路实验?? 数字电子技术实验 肖君 junxiao@scut.edu.cn * 主要实验项目 一、 TTL与CMOS集成与非门的参数测试 组合逻辑电路设计 译码器、数据选择器的功能及应用 二、 555定时