dsp第七讲.ppt

第二章 硬件结构 本章第二大部分主要内容： 2.7 程序地址生成方式 2.8 中断系统 2.9 流水线 2.10 在片外围电路 2.11 串行口 2.12 外部总线 2.13 直接存储器访问(DMA)控制器 第二章 硬件结构 2.10 在片外围电路 缓冲同步串行口BSP 概述 具有一个自动缓冲单元(ABU) ABU利用独立于CPU的专用总线，允许串口对存储器进行不依赖于CPU的读写操作 BSP的串行接口部分是一种增强型的标准串口 BSP组成框图 第二章 硬件结构 2.10 在片外围电路 缓冲同步串行口BSP 工作模式 非缓冲模式 自动缓冲模式 非缓冲模式 第二章 硬件结构 2.10 在片外围电路 缓冲同步串行口BSP 自动缓冲单元操作 ABU使用5个存储器映射寄存器： 11位的地址发送寄存器 AXR 11位的块大小发送寄存器 BKX 11位的地址接收寄存器 ARR 11位的块大小接收寄存器 BKR 16位的串行接口控制扩展寄存器 BSPCE 第二章 硬件结构 2.10 在片外围电路 缓冲同步串行口BSP 串行接口控制扩展寄存器 第二章 硬件结构 2.10 在片外围电路 缓冲同步串行口BSP 自动缓冲操作过程 自动缓冲工作于ABU和ABU的2K字存储器块之间。 自动缓冲模式下，在传送每一个字的转换过程中不会产生中断，只有当发送和接收数据达到半满边界时才会发生中断。 2K字存储器块之内，可以使用AXR，ARR及BKX和BKR编程来分配缓冲区的起始地址和缓冲区的大小。 起始地址可以指定2K字缓冲区的任意一个位置 第二章 硬件结构 2.10 在片外围电路 缓冲同步串行口BSP 循环寻址 第二章 硬件结构 2.10 在片外围电路 缓冲同步串行口BSP 自动缓冲操作过程归纳 ABU执行对缓冲存储器的访问。 操作过程中，相应地址寄存器自动增加，直到缓冲区的底部；到底部后，地址寄存器内容恢复到缓冲存储区顶部 如果数据到了缓冲区的一半或底部，就会产生中断，并刷新XH/XL 。 如果选择禁止自动缓冲功能，当数据过半或到达缓冲区底部时，ABU会自动停止缓冲功能 第二章 硬件结构 2.10 在片外围电路 多通道缓冲串行口McBSP 概述 多通道缓冲串口的硬件部分是基于标准串口的。具有如下特征： 全双工通信 双缓冲发送和三缓冲接收数据存储器，允许连续数据流 可以直接与工业标准的编解码器、模拟接口芯片、其他串行A/D、D/A器件连接并进行通信 具有外部移位时钟发生器及内部频率可编程移位时钟 多达128个发送和接收通道数 支持8、12、16、20、24和32位字长 第二章 硬件结构 全双工通信 双缓冲发送和三缓冲接收数据存储器，允许连续数据流 可以直接与工业标准的编解码器、模拟接口芯片、其他串行A/D、D/A器件连接并进行通信 具有外部移位时钟发生器及内部频率可编程移位时钟 多达128个发送和接收通道数 支持8、12、16、20、24和32位字长 利用m律或A律的压缩扩展通信 可选的高位或低位先发送的8位数据发送 帧同步和时钟信号的极性可编程。 可编程的内部时钟和帧发生器 可以直接与各种帧调节器及IOM-2、IIS兼容器件、SPI器件进行接口 第二章 硬件结构 2.10 在片外围电路 多通道缓冲串行口McBSP 结构图 第二章 硬件结构 2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的寄存器 McBSP的子地址寻址 STM #0, SPSA0 STM #0040h, SPSD0 McBSP的配置 通过3个16位(总体配置)寄存器来配置: SPCR1 SPCR2 PCR 接收和发送控制寄存器 RCR[1,2] XCR[1,2] 采样率发生寄存器 多通道控制寄存器 接收和发送通道屏蔽控制寄存器 第二章 硬件结构 2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的配置 SPCR1 (串行接口控制寄存器1) 第二章 硬件结构 2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的配置 SPCR2 (串行接口控制寄存器2) 第二章 硬件结构 2.10 在片外围电路 多通道缓冲串行口McBSP McBSP的配置 PRC (引脚控制寄存器)