第5章存储器原理与接口.pptVIP

《机械系统计算机控制课件》 WHUT 第5章 半导体存储器 机械系统计算机控制 2008 机电学院 存储器 5.1 存储器分类 5.1 存储器分类 存储器按作用分类 5.2 多层存储结构概念 5.2 多层存储结构概念 5.2 多层存储结构概念 5.2 多层存储结构概念 5.2 多层存储结构概念 5.2 多层存储结构概念 5.3 主存储器及存储控制 容量 存储容量 存储容量 = 单元数 X 数据线位数(bit) 例: 2764 EPROM的容量为 (8K X 8bit) 地址线根数为13， 2的13次方＝8K 6264 SRAM的容量为 (8K X 8bit)  地址线根数为13，2的13次方＝8K 速度(存储器访问时间) 低速在300 ns以上 , 中速在100 ns ~ 200 ns之间, 超高速小于20 ns。 6116 RAM为120 ns，2764 EPROM为200 ns 5.3 主存储器及存储控制 5.3 主存储器及存储控制 5.3 主存储器及存储控制 5.3 主存储器及存储控制 5.3 主存储器及存储控制 5.4 8086系统的存储器组织 5.4 8086系统的存储器组织 5.4 8086系统的存储器组织 5.4 8086系统的存储器组织 5.4 8086系统的存储器组织 5.4 8086系统的存储器组织 5.4 8086系统的存储器组织 5.4 8086系统的存储器组织 5.4 8086系统的存储器组织 5.4 8086系统的存储器组织 CPU与存储器连结注意的问题 (1)CPU模式 (2)存储器地址分配和片选 (3)控制信号的连接 (4) CPU总线的负载能力 (5) CPU的时序与存储器存取速度的配合 RAM 特点 存储单元的内容可根据需要随时读出和写入。断电后所有信息随之消失。常用于暂时存放输入输出数据、计算中间结果或断电后无需保留的结果。 引脚特点（6264) 地址线：A0-A12 数据线：D0-D7 输出允许：OE或RD 写信号：WE或WR 片选信号：CE或CS ROM 特点 在正常工作时，只能 读出而不能写入的存储器。断电信息不会丢失，常用来存放程序和不变的参数表。 引脚特点 地址线：A0-A12 数据线：D0-D7 输出允许：OE或RD 片选信号：CE或CS 5.4 8086系统的存储器组织 存储器结构确定 存储器一般按字节编址 数据线宽度为8位 8088只需1个8位存储体结构 8086需2个8位存储体结构。 由地址A0分为偶地址存储体（A0=0）和奇地址存储体（A1=1)。 A0和BHE作为两个存储体的选择信号。 偶存储体数据线接D0-D7，奇存储体接D8-D15。 5.4 8086系统的存储器组织 存储器的片选 实质上就是用多个存储器芯片构成存储器系统，并使之与CPU总线正确连接。局部译码法 由于存储单元分布在不同的芯片上，且共用地址线和数据线，因此需要片选。 为了简化存储器地址译码电路的设计，应尽量选用存储容量相同的芯片。 存储芯片的地址线与总线低位地址线一一相连；高位地址线通过译码产生片选信号。 必须保证CPU每次访问内存时，首先片选，然后进行片内选。 5.4 8086系统的存储器组织 存储器的片选 线选法 低位地址线与芯片地址直接连接 余下高位地址线分别作为各存储芯片的片选信号 注意：每次寻址只能有一位片选有效 局部译码法 低位地址线与芯片地址直接连接，余下高位地址线中的一部分参与译码，以产生片选控制信号。 地址线不够用又不需要全部存储空间时，用此法。 全译码法 低位地址线与芯片地址直接连接 余下高位地址线全部译码，以产生各存储芯片的片选控制信号。 5.4 8086系统的存储器组织 5.4 8086系统的存储器组织 5.4 8086系统的存储器组织 译码器74LS138 控制信号 G1＝1 G2A＝ 0 G2B＝ 0 输入组合 C、B、A 输出组合 Y7－Y0 74LS138译码表 存储器的扩展 存储器的扩展 1.线选法例 两片64k的RAM（216) CPU 低位地址线A0-A15连接RAM A0-A15 剩下地址线有A16－A19 A17作为RAM-1的片选控制信号 A18作为RAM-0的片选控制信号 1.线选法例 RAM-0 的地址范围 20000H-2FFFFH RAM-1的地址范围 40000H-4FFFFH 2.局部译码法例 低地址A1-A11连接A0-A10 A0作为6116-1的片选 剩下的地址线有A12－A19 A12、A13、A14用来译码经过3－8译码后可产生8个片选信号。 2.局部译码法例 6116-0 的地址范围 01001H-01FFFH 2K地址空间