单片微机原理与应用 教学课件 作者 罗印升 素材包 第7章 51系列单片机的系统扩展.ppt

表7-6　状态寄存器位功能 D1 B 　A口缓冲器输入时满标志位，A口缓冲器输出时空标志位，1—满，0—空 D0 INT 　A口中断请求标志位。1—请求，0—未请求 表7-7　计数长度寄存器 高字节寄存器（地址：×××××101） 低字节寄存器（地址：×××××100） M2 M1 T13 T12 T11 T10 T9 T8 T7 T6 T5 T4 T3 T2 T1 T0 输出方式 计数长度高6位 计数长度低8位 表7-8　8155定时器/计数器的输出操作方式 M2 M1 方 式 输出波形 说　　明 0 0 单负方波  　宽为n/2个（n为偶数）或（n-1）/2个（n为奇数）TI时钟周期 0 1 连续方波  　低电平宽n/2个（n为偶数）或（n-1）/2个(n为奇数)TI时钟周期；高电平宽n/2个（n为偶数）或（n+1）/2个（n为奇数）TI时钟周期，自动恢复初值 1 0 单负脉冲  　计数溢出时输出一个宽为TI时钟周期的负脉冲 表7-8　8155定时器/计数器的输出操作方式 1 1 连续脉冲  　每次计数溢出时输出一个宽为TI时钟周期的负脉冲并自动恢复初值 2. AT89S51单片机和8155芯片的连接 图7-20　AT89S51单片机与8155芯片的一种接口电路 图7-21　确定8155芯片控制字 图7-22　8155芯片扩展应用举例 7.4　用串行接口扩展并行接口 7.4.1　串行接口扩展并行输入口7.4.2　串行接口扩展并行输出口 7.4.1　串行接口扩展并行输入口 图7-23　方式0输入时连接移位寄存器扩展I/O端口输入口 7.4.2　串行接口扩展并行输出口 1.I2C总线的结构原理2. I2C串行总线扩展举例 7.4.2　串行接口扩展并行输出口 图7-24　方式0输出时连接移位寄存器扩展I/O端口输出 1.I2C总线的结构原理 (1)I2C总线概述(2)I2C总线的数据传送 (1)I2C总线概述 图7-25　C总线的基本结构 (2)I2C总线的数据传送 1)总线上数据的有效性　在I2C总线上，每一位数据的传送都与时钟脉冲相对应，逻辑“0”和逻辑“1”的信号电平取决于相应的正端电源VDD的电压。2)数据传送的起始信号和终止信号。3)数据传送格式。①　字节传送与应答。利用I2C总线进行数据传送时，传送的字节没有限制，但是每一个字节必须是8位长度，并且首先发送的数据位为最高位，每传送一个字节数据后都必须跟随一位应答信号，与应答信号相对应的时钟由主机产生，主机必须在这一时钟期间释放数据线，使其处于高电平状态，以便从机在这一位上送出应答信号。 (2)I2C总线的数据传送 ②　数据传送格式。I2C总线数据传输时必须遵守规定的数据传送格式，图7-28为一次完整的数据传输格式。按照总线规定，起始信号表明一次数据传送的开始，其后为寻址字节，寻址字节由高7位地址和最低1位方向位组成，高7位地址是被寻址的从机地址，方向位是表示主机与从机之间的数据传送方向，方向位为“0”时表示主机发送数据(写)，方向位为“1”时表示主机接收数据(读)。在寻址字节后是将要传送的数据字节与应答位，在数据传送完成后主机必须发送终止信号。但是，如果主机希望继续占用总线进行新的数据传送，则可以不产生终止信号，马上再次发出起始信号对另一从机进行寻址。 图7-26　C总线的有效数据位 图7-27　起始位与停止位的时序条件 图7-28　C总线完整数据传送格式与时序 2. I2C串行总线扩展举例 (1) AT89S51单片机与I2C器件接口(2)程序设计 (1) AT89S51单片机与I2C器件接口 图7-29　AT89S51单片机与C器件的一种接口逻辑 (2)程序设计 1) 起始信号。2) 终止信号。3) 发送应答位。4) 发送非应答位。 2.简单输出接口扩展 表7-1　74LS377芯片功能 G CK D（输入端） Q（输出端） 1 × × 不变 0 ↑ 1 1 0 ↑ 0 0 × 0 × 不变 7.3.3　8255A可编程并行I/O接口扩展 1. 8255A芯片的结构与功能2.工作方式选择控制字及C口按位置位/复位控制字3. 8255A芯片的三种工作方式4. 51系列单片机与8255A芯片的连接 1. 8255A芯片的结构与功能 (1) 8255A芯片引脚功能(2) 8255A芯片内部结构 (1) 8255A芯片引脚功能 1) A1、A0：端口地址输入线，用来选择8255A芯片内部的4个端口寄存器。2) D7～D0：三态双向数据线，与单片机数据总线连接。3)：片选信号端，低电平有效。4) PA7～PA0：A口输入/输出端。5) PB7～PB0：B口输入/输出端