基于Quartus II的CPLD的数字系统设计与实现教学课件作者王忠林 1_第6章触发器.pptxVIP

下载本文档

4
0
约 65页
2017-08-21 发布于广东
举报
版权申诉

基于Quartus II的CPLD的数字系统设计与实现教学课件作者王忠林 1_第6章触发器.pptx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

37582Z6 主编第6章　触　发　器6.1　基本触发单元6.2　触发器之间的转换6.1　基本触发单元6.1.1　基本触发器6.1.2　同步触发器6.1.3　边沿触发器6.1.1　基本触发器1.基本触发器原理2.设计要求4.建立工程5.编译仿真6.硬件实现7.问题分析1.基本触发器原理图6-1　基本RS触发器所用资源示意图2.设计要求分别用与非门和或非门设计一个基本触发器，对设计的基本触发器进行功能仿真和时序仿真，并用两个按键控制两个发光二极管的亮灭，以此来验证基本触发器的逻辑关系。3.硬件环境设计在CPLD开发装置上实现，CPLD型号为EPM240T100C5。4.建立工程图6-2　用与非门组成的基本RS触发器4.建立工程图6-3　用或非门组成的基本RS触发器5.编译仿真图6-4　基本RS触发器的输入波形图5.编译仿真图6-5　基本RS触发器的功能仿真图5.编译仿真图6-6　基本RS触发器的时序仿真图6.硬件实现图6-7　基本RS触发器的引脚锁定图7.问题分析基本RS触发器中，R、S之间有约束条件。6.1.2　同步触发器1.同步触发器原理2.设计要求4.建立工程5.编译仿真6.硬件实现1.同步触发器原理同步触发器中，输入信号是经过控制门输入的，而管理控制门的则是叫做时钟脉冲的CP信号，只有在CP信号到来时，输入信号才能进入触发器，否则就会被拒之门外，对电路不起作用。2.设计要求图6-8　同步触发器所用资源示意图3.硬件环境设计在CPLD开发装置上实现，CPLD型号为EPM240T100C5。4.建立工程图6-9　同步RS触发器原理图4.建立工程图6-10　同步D触发器原理图5.编译仿真图6-11　同步RS触发器的输入波形图5.编译仿真图6-12　同步RS触发器的功能仿真图5.编译仿真图6-13　同步RS触发器的时序仿真图5.编译仿真图6-14　同步D触发器的输入波形图5.编译仿真图6-15　同步D触发器的功能仿真图5.编译仿真图6-16　同步D触发器的时序仿真图6.硬件实现图6-17　同步RS触发器的引脚锁定图6.硬件实现图6-18　同步D触发器的引脚锁定图6.1.3　边沿触发器1.边沿触发器原理2.设计要求3.硬件环境4.建立工程5.编译仿真6.硬件实现1.边沿触发器原理为了解决同步触发器的时钟电平控制问题，增强电路工作的可靠性，便出现了边沿触发器。2.设计要求根据边沿触发器的原理设计一个边沿D触发器和一个边沿JK触发器，对设计的边沿触发器进行功能仿真和时序仿真，并在硬件上用按键控制两个发光二极管的亮灭，以此来验证边沿触发器的逻辑关系。3.硬件环境图6-19　边沿触发器所用资源示意图4.建立工程图6-20　边沿D触发器原理图4.建立工程图6-21　边沿JK触发器原理图5.编译仿真图6-22　边沿JK触发器的输入波形图5.编译仿真图6-23　边沿JK触发器的功能仿真图5.编译仿真图6-24　边沿JK触发器的时序仿真图5.编译仿真图6-25　边沿D触发器的输入波形图5.编译仿真图6-26　边沿D触发器的功能仿真图5.编译仿真图6-27　边沿D触发器的时序仿真图6.硬件实现图6-28　边沿D触发器的引脚锁定图6.硬件实现图6-29　边沿JK触发器的引脚锁定图6.2　触发器之间的转换6.2.1　JK触发器转换成其他触发器6.2.2　D触发器转换成其他触发器6.2.1　JK触发器转换成其他触发器1.转换原理2.设计要求3.硬件环境4.建立工程5.编译仿真6.硬件实现1.转换原理JK触发器的逻辑功能最强，它包含了其他触发器的所有逻辑功能，在需要时，可以转换成其他触发器。2.设计要求图6-30　触发器硬件实验所用资源示意图3.硬件环境设计在CPLD开发装置上实现，CPLD型号为EPM240T100C5。4.建立工程图6-31　用JK触发器转换成的RS触发器图6-32　用JK触发器转换成的T触发器5.编译仿真图6-33　软件仿真的输入波形图5.编译仿真图6-34　输入波形图5.编译仿真图6-35　用JK触发器转换成的RS触发器的功能仿真图5.编译仿真图6-36　用JK触发器转换成的T触发器的功能仿真图5.编译仿真图6-37　用JK触发器转换成的RS触发器的时序仿真图5.编译仿真图6-38　用JK触发器转换成的T触发器的时序仿真图6.硬件实现图6-39　用JK触发器转换成的RS触发器的的引脚锁定图6.硬件实现图6-40　用JK触发器转换成的T触发器的引脚锁定图6.2.2　D触发器转换成其他触发器1.转换原理2.设计要求3.硬件环境4.建立工程5.编译仿真6.硬件实现1.转换原理目前生产的触发器定型产品中只有JK触发器和D触发器这两大类。2.设计要求图6-41　触发器硬件实验所用资源示意图3.硬件环境设计在CPLD开发装置上实现，CPLD型号

您可能关注的文档

文档评论（0）

时间加速器 + 关注: 实名认证

文档贡献者

该用户很懒，什么也没介绍

咨询Ta 进入空间

1亿VIP精品文档

更多 >

基于Quartus II的CPLD的数字系统设计与实现教学课件作者王忠林 1_第6章触发器.pptxVIP