计算机组成原理 教学课件 王诚 郭超峰 计算机组成第7章.ppt

计算机组成原理 教学课件 王诚 郭超峰 计算机组成第7章.ppt

  1. 1、本文档共113页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
计算机组成与系统结构——流水线技术 计算机组成原理教学课件 王 诚 教授 清华大学计算机系 2009年10月 第7章 多级结构的存储器系统 7.1 存储器系统概述 7.2 主存部件的组成与设计 7.3 外存储器设备与磁盘阵列技术 7.4 高速缓冲存储器 7.5 虚拟存储器概述 1、存储器概述 存储器的作用 计算机中用来存放程序和数据的部件,是冯.诺依曼结构计算机的重要组成部分。在现代计算机中,存储器处于全机的中心地位。 主存储器存放当前正在执行的程序和数据,CPU从中读取指令和存取数据; 随着IO设备的增加,数据传输速度加快,DMA 技术和IO 通道技术广泛使用,直接在存储器和 IO设备间传送数据; 共享存储器的多处理机的出现,需要利用存储器存放共享的数据,实现处理机间通信。 对存储器系统的要求 存储器系统的设计目标 尽可能快的存取速度: 应能基本满足CPU对数据的要求 尽可能大的存储空间: 可以满足程序对存储空间的要求 尽可能低的单位成本: (价格/位)应在用户能够承受范围内 CPU与DRAM性能比较 计算机硬件系统的组成 以存储器为中心的计算机结构框图 多级结构存储器系统 实现存储器系统的多个目标 采用多级结构的存储器系统 基本思想 选用生产与运行 成本不同 的、存储 容量不同 的、读写 速度不同 的多种存储介质,组成一个统一的存储器系统,使每种介质都处于不同的地位,发挥不同的作用,充分发挥各自在 速度、容量、成本 方面的优势,从而达到最优性能价格比,以满足使用要求。 多级结构存储器系统 典型多级存储器系统的层次 使用容量较小但速度最快的 SRAM芯片组成高速缓存存储器CACHE; 使用容量较大速度适中的 DRAM芯片组成 主存储器MAIN MEMORY; 使用容量特大但速度较慢的磁盘设备构成虚拟存储器 VIRTUAL MEMORY。 现代计算机中的存储层次 利用程序运行的局部性原理 以最低廉的价格提供尽可能大的存储空间 以最快速的技术实现高速存储访问 程序运行的局部性原理 什么是程序运行的局部性原理? 是指CPU对存储器中程序和数据的访问,在一小段时间内,总是集中在一小块存储空间。 程序运行的局部性原理表现方面 时间方面:在一小段时间内,最近被访问过的程序和数据很可能再次被访问,例如:程序循环 空间方面:在空间上这些被访问的程序和数据往往集中在一小片存储区,例如:数组存放 指令执行顺序方面:在访问顺序上,指令顺序执行比转移执行的可能性大 (大约 5:1 ) 多级结构存储器之间应满足的原则 一致性原则 同一个信息可以处在不同层次存储器中,此时,这一信息在几个级别的存储器中应保持相同的值。 包含性原则 处在内层存储器中的信息一定被包含在其外层的存储器中,反之则不成立。即内层存储器中的全部信息是其相邻外层存储器中一部分信息的复制品。 2、主存储器与CPU的连接 计算机中存储正处在运行中的程序和数据(或一部分) 的部件,通过地址、数据、控制三类总线与 CPU等其他部件连通。 地址总线 AB 的位数决定了可寻址的最大内存空间 数据总线 DB 的位数与工作频率的乘积正比于最高数据吞吐能力 控制总线 CB 指出总线周期的类型和本次读写操作完成的时刻 主存储器的读写过程 主存储器主要技术指标 存取时间 通常用读写一个存储单元所需时间度量,即读写速度 存储周期 连续两次读写存储单元所需的时间间隔 一般大于读写一次存储单元的存取时间 存储容量 通常用构成存储器的字节(8位)或者字数(2、4、8个字节)表述 多数计算机能在逻辑上同时支持按字节或者按字读写存储器(按字节编址) 构成的主存储器的半导体芯片 半导体存储芯片的基本结构 译码驱动方式(线选法) 译码驱动方式(重合法) 动态存储器读写原理 动态存储器,是用金属氧化物半导体(MOS)的单个MOS管来存储一个二进制位(bit)信息的。信息被存储在MOS管T的源极的寄生电容CS中,例如,用CS中存储有电荷表示1,无电荷表示0。 动态存储器读写原理 破坏性读出:读操作后,被读单元的内容一定被清为零,必须把刚读出的内容立即写回去,通常称其为预充电延迟,它影响存储器的工作频率,在结束预充电前不能开始下一次读。 要定期刷新:在不进行读写操作时,DRAM 存储器的各单元处于断路状态,由于漏电的存在,保存在电容CS 上的电荷会慢慢地漏掉,为此必须定时予以补充,通常称其为刷新操作。刷新操作每次刷新一行,即为连接在同一行上所有存储单元的电容补充一次能量。刷新周期一般为2ms。 集中刷新,停止内存读写

文档评论(0)

时间加速器 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档