计算机组成原理 教学课件 作者 黄颖 计算机组成原理10.ppt

计算机组成原理 第十章 并行计算机系统结构 10.1计算机系统结构中的并行性概念 10.1.1 概述 同时性(Simultaneity)是指两个或多个事件在同一时刻发生；而并发性(Concurrency)是指两个或多个事件在同一时间间隔内发生。 并行性不同的层次有不同的体现。 （1）在CPU片内，可以使用流水线技术，超流水线技术和超标量技术等技术来提高性能； （2）加入额外处理能力的协处理机来完成一些特殊任务，如数学协处理器等，对于特殊应用，这些协处理器能将性能提高5－10倍； （3）在一个芯片内部集成2个甚至更多个CPU的多核技术能够提供比单核更高的性能； （4）使用共享内存或消息传递的多处理器能将几百、几千个CPU集中起来完成单一个工作，提供巨大的计算能力； （5）通过共享网络将大量计算机互联起来提供集中式的服务。 10.1.2 并行计算机体系结构的分类 Flynn将计算机系统结构分成如下四类： 单指令流单数据流SISD 单指令流多数据流SIMD 多指令流单数据流MISD 多指令流多数据流MIMD 10.2 流水线技术 10.2.1流水线原理 流水线的主要特点有： 1）流水过程由多个相联系的流水段组成，每个流水段称为流水线的“级”或“段”。流水线段数也称为流水线的“深度”或“流水深度”，每个流水段由专用的功能部件实现； 2）每个功能段所需时间应尽量相等，否则时间长的功能段将成为流水线的瓶颈，会造成流水线的“堵塞”或“断流”，这个时间一般为一个时钟周期或机器周期； 3）流水线需要有“通过时间”（第一个任务流出结果所需的时间），在此之后流水过程才进入稳定工作状态，每一个时钟周期流出一个结果； 4）流水技术适合于大量重复的时序过程，只有输入端能连续地提供任务，流水线的效率才能充分发挥。 将处理过程分解为以下的几个阶段： ① 取指（FI）：从存储器取出一条指令并暂时存入指令部件的缓冲区； ② 指令译码（DI）：确定操作性质和操作数地址的形成方式； ③ 计算操作数地址（CO）：计算操作数的有效地址，涉及到寄存器间址、间址、基址、变址以及相对寻址等各种地址计算方式； ④ 取操作数（FO）：从存储器中取操作数（若操作数在寄存器中，则无需此阶段）； ⑤ 执行指令（EI）：执行指令所需的操作，并将结果存于目的地址（寄存器）中； ⑥ 写操作数（WO）：将结果存入存储器。 10.2.2 流水线的性能指标 1、流水线的吞吐率 以各段时间均相等的流水线为例来计算理想情况下的流水线的吞吐率。一条k段流水线在k+n-1个时间周期内完成n个任务。 吞吐率:P=n/(k+n-1)Δt 2、流水线的加速比 加速比：S= nkΔt /(k+n-1)Δt= nk /(k+n-1) 3、流水线的效率 10.2.3 流水线的相关问题 （1）控制相关 （2）数据相关 （3）结构相关 10.2.4 动态调度 1）多条流水线 2）预取目标地址 3）循环缓冲 4）分支预测 动态预测 分支历史表 延迟转移 10.3 片内并行 10.3.1超流水线技术 10.3.2超标量技术 10.3.3 超长指令字技术 10.4 共享内存的多处理机 10.4.1 UMA对称多处理器系统 主要特点有： 1）物理存储器被所有节点均匀共享，内存地址单元统一编址； 2）所有的节点访问任意存储单元的时间是相同的； 3）在系统中存在单一的操作系统映像； 4）简便的应用程序编程模式，易于管理。 1）基于总线的UMA多处理器结构 MESI协议中，每个Cache项都处于下面四种状态之一： （1）M态-修改（Modified）：该项的数据是有效，内存中的数据是无效的，而且在其它的Cache中没有该数据项的副本。 （2）E态-独占（Exclusive）：没有其它的Cache包含这块数据，内存中的数据是最新的。 （3）S态-共享（Shared）：多个Cache中都有这块数据，内存中的数据是最新的。 （4）I态-无效（Invalid）：该Cache项包含的数据无效。 2）使用交叉开关的UMA处理器结构 3）使用多级交换网络的UMA多处理器结构 10.4.2 NUMA多处理器系统 NUMA多计算机系统的关键特点有： 1）内存模块在各个节点内部，所有的局部内存模块空间构成一个单一的地址空间； 2）任意节点都可以访问任意内存模块； 3）使用LOAD和STORE指令访问本地和远程内存，访问远程内存的速度要比本地的速度要慢； 4）为UMA计算机编写的程序都可以不加修改地在NUMA计算机上运行。 假设，结点2上的处理器3(P2-3)要求访问存储位置798，而此位置在结点1的存储器内。则CPU 访问存储器的操作顺序如下： （1）P2-3在结点2的监听总线发出一个对位置7