片上高速缓存及其存储管理IP建模.pdfVIP

摘要 摘要 随着集成电路设计技术的不断发展，集成电路工艺水平的不断提高以及消费类电子市场的强烈 需求。高性能的系统芯片(SoC)应运而生。而片上微处理器和片外存储器之间的速度差异越来越 大，日趋成为制约soC芯片性能的一个瓶颈。解决这个问题的有效方法就是在微处理器和和主存之 间加入一个容量小但速度快的高速缓存(Cache)。东南大学国家专用集成电路系统工程技术研究中 心采用全定制的方式，自主研发设计了高速缓存(Cache)、存储管理单元(MMU)和写缓冲电路。 投入巨大精力设计的Cache／MMU电路以口硬核提供给其他用户，必须建立完善的EDA模型。 本文的主要内容分为两个方面：一是研究时序建模方案，使用SPICE网表进行动态仿真，为全定制 设计的Cache／MMU电路建立时序模型，为综合和静态时序分析提供时序信息。另一方面，深入研 述的功能模型。使用功能模型进行仿真，可以大大提供仿真速度，进行更全面的仿真验证。同时， 功能模型的建立还为进一步探索和改进Cache的结构，以更好的发挥处理器的性能提供了可能性。 流片。经过测试，可以正确实现各种功能，Cache和MMU均可正常工作。以计算圆周率万的测试 程序测试芯片的最高工作频率，程序放在SDRAM中运行时，CPU的工作频率最高可以为98MHz； 况下，最高可达到104MHz。 等功能测试程序，以及计算圆周率万的测试程序。对于大小为2．4K字节，需要1888个指令周期的 测试程序，用网表进行仿真，需要lO天；而用功能模型进行仿真时，仅需要5分钟，仿真速度大大 提高。 关键词：Cache，MMU，功能模型，时序模型 Abstract duetothe in advances and System-on-Chip(soc)generaterapid technologies integration processing the between and becomesthe technologies．Howeverperformancegap microprocessoro在曲ip memow bottleneckofthe ofSoC．Now are used Caches inordertosolvethis highperformance on-chip widely newsiructtlreSare to ortolowthe problem,andmany proposedimproveperformance power dissipation． National ResearchCenterfor Circuit ofSoutheast Engineering ApplicationSpecificIntegratedSystem write theCache、MMUand buffercircuitscmstom Universitydesign using approach． The block it ifit cltistom sho