电子技术综合设计教程 教学课件 作者袁小平 隐含状态机的使用.docVIP

subdesign countx ( inclk :input; outa[6..0]，bitout[3..0]:output; ) variable a[3..0]，b[3..0]，c[3..0]，d[3..0]:dff; mda[12..0]，mdb[9..0]:dff; mseg[3..0]:dff; st[1..0]:dff; fpa，fpb:dff; begin(a[]，b[]，c[]，d[]).clk=fpb; mdb[].clk=; --fpa 1000Hz st[].clk=fpa;mda[].clk=inclk;bitout[].clk=fpa; --fpb 1Hz，inclk 10MHz if mda[]==4999 then --10MHz分频，得1000Hz mda[]=0;fpa=!fpa; else mda[]=mda[]+1;fpa=fpa; end if; if mdb[]==499 then --1000Hz分频，得1Hz mdb[]=0;fpb=!fpb; else mdb[]=mdb[]+1;fpb=fpb; end if; if a[]= =9 then --同步60进制，12归1描述 a[]=0; if b[]= =5 then b[]=0; if c[]==2d[]==1 then c[]=1;d[]=0; elsif c[]==9 then c[]=0;d[]=d[]+1; else c[]=c[]+1;d[]=d[]; end if; else b[]=b[]+1;c[]=c[];d[]=d[]; end if; else a[]=a[]+1;b[]=b[];c[]=c[];d[]=d[]; end if; case st[] is --隐含状态机的使用 when 0= mseg[]=a[]; bitout[]=1; st[]=1; when 1= mseg[]=b[]; bitout[]=2; st[]=2; when 2= mseg[]=c[]; bitout[]=4; st[]=3; when 3= mseg[]=d[]; bitout[]=8; st[]=0; end case; Table mseg[3..0]=outa[6..0]; h”0” =h”3f”; --- “0111111” h”1” =h”06”; h”2” =h”5b”; h”3” =h”4f”; h”4” =h”66”; h”5” =h”6d”; h”6” =h”7d”; h”7” =h”07”; h”8” =h”7f”; h”9” =h”6f”; end table; end;