现代数字芯片学课程设计.docVIP

武汉理工大学硕士研究生课程设计论文 课程：《现代系统级芯片设计方法学》 开课学院：信息工程学院 学期：2011-2012年度第1学期 成绩 《多功能数字钟电路系统设计》 姓 名 吴 浩 学 号 1049721103107 院 系 信息工程学院 专 业 物理电子学 指导老师 吴友宇 提交时间：2012年 1 月 10日 目录 目录 2 摘要 3 关键词 3 Abstract 3 Key words 3 第1章 前言 4 1.1概述 4 1.2 课题设计基本内容 4 1.2.1 课题设计技术要求 4 1.2.2 课题设计结构 5 第2章 EDA与Verilog HDL简介 7 2.1 EDA技术 7 2.1.1 EDA技术特征 7 2.1.2 EDA技术设计流程 7 2.2 硬件语言描述（Verilog HDL） 8 2.2.1 Verilog HDL设计方法介绍 8 2.2.2 Verilog HDL设计方法优势 8 2.2.3 数字IC设计流程 9 第3章 数字钟系统设计 11 3.1 系统需求 11 3.2 数字钟工作原理 11 3.3 各组成模块原理 12 3.3.1 主控电路模块 14 3.3.2 分频电路模块 14 3.3.3 时间以及设置模块 16 3.3.4 整点报时模块 17 3.3.5 显示扫描模块 18 3.3.6 按键消抖模块 18 第4章 各组成模块软件设计以及仿真 20 4.1 主控电路模块软件设计 20 4.2 分频电路模块软件设计 21 4.2.1分频模块仿真以及分析 22 4.3 计时模块软件设计 22 4.3.1 计时模块软件仿真以及分析 24 4.4 整点报时模块软件设计 25 4.4.1整点报时软件仿真以及分析 26 4.5 显示扫描模块软件设计 26 第5章 数字钟设计总结 28 5.1 引脚封装 28 5.2 设计总结 28 摘要： 为了提高开发的效率，缩短其开发的时间，设计师逐渐转向可编程逻辑器件的开发。 本设计介绍了应用FPGA采用自顶向下的方法来设计数字钟的方案。设计时，系统实现采用硬件描述语言模块化方式进行设计，Key words: FPGA digital clock top-down Verilog Language 第1章 前言 1.1概述 数字钟给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如，定时报警、按时自动打铃、时间程序自动控制、定时广播、定 时启闭路灯、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启动等，所有这些，都是以钟表数字化为基础的。数字钟已成人们日常生活中必不可少的必备品，广泛用于个人，家庭以及车站，码头，剧场，办公室等公共场所，给人们的生活，学习，工作和娱乐带来了极大的方便。数字集成电路技术的迅速发展以及先进的石英技术的采用，使数字钟具有准确，性能稳定，携带方便等优点。尽管目前市场上已有现成的数字钟集成电路芯片出售，价格便宜，使用也方便，但鉴于数字钟电路的基本组成包含了数字电路的主要组成部分，因此进行数字钟的设计是必要的。 1.2 课题设计基本内容 1.2.1 课题设计技术要求 熟练掌握使用Quartus 6.0的使用； 掌握自顶向下的设计方法，掌握实现一个项目的设计步骤； 需要具有Verilog HDL语言编程知识和外围电路搭建技能； 掌握不同进制计数器及时钟控制电路的设计方法； 在顶层文件中完成对各个模块的连接； 能根据设计需求对设计电路进行功能仿真和测试； 掌握多功能数字钟的工作原理图； 熟悉并且熟悉软件和硬件调试方法； 课题设计功能要求 能进行正常的时，分，秒计时功能，有6只数码管分别显示24小时，60分，60秒的十位和个位。如下图1-1 图1-1 数码管显示时间 能利用按键实现“校时”，“校分”功能。 能利用扬声器（SPESKER）做整点报时（设置报时的时间为**，59,58,57…50）. 清零功能，reset为复位键，低电平时实现清零功能，高电平时正常计数。 用层次化设计方法设计该电路，用原理图输入设计各个功能模块。如图下面原理图所示1-2 图1-2 原理图模块 1.2.2 课题设计结构 数字钟的逻辑结构主要包含分频器，六十进制计数器，二十四进制计数器，动态显示译码器，LED数码管显示，校验功能具有整点报时结构等等几个模块，图1-2为数字钟的逻辑结构图。