高速电路PCB设计技巧分享.pdfVIP

/ 高速电路PCB 设计技巧分享 (一)、引言 电子技术的发展变化必然给板级设计带来许多新问题和新挑战。首先，由于高密度引脚 及引脚尺寸日趋物理极限，导致低的布通率；其次，由于系统时钟频率的提高，引起的时序 及信号完整性问题；第三，工程师希望能在PC 平台上用更好的工具完成复杂的高性能的设 计。由此，我们不难看出，PCB 板设计有以下三种趋势： 1. 高速数字电路(即高时钟频率及快速边沿速率)的设计成为主流。 2. 产品小型化及高性能必须面对在同一块PCB 板上由于混合信号设计技术(即数字、模 拟及射频混合设计)所带来的分布效应问题。 3. 设计难度的提高，导致传统的设计流程及设计方法，以及 PC 上的CAD 工具很难胜 任当前的技术挑战，因此，EDA 软件工具平台从UNIX 转移到NT 平台成为业界公认 的一种趋势。 (二)、高频电路布线技巧 1. 高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须的，也是 降 低干扰的有效手段． 2. 高频电路器件管脚问的引线弯折越少越好．高频电路布线的引线最好采用全 直线， 需要转折，可用45°折线或圆弧转折，这种要求在低频电路中仅仅用于 提高铜箔的 固着强度，而在高频电路中，满足这一要求却可以减少高频信号对 外的发射和相 互问的耦合． 3. 高频电路器件管脚的引线越短越好． 4. 高频电路器件管脚问的引线层问交替越少越好．也即元件连接过程中所用的 过孔 (Via)越少越好．据测，一个过孔可带来约0.5pF 的分布电容，减少过孔数 能显著提 高速度． 5. 高频电路布线，要注意信号线近距离平行走线所引入的串扰，若无法避免平行分布， 可在平行信号线的反面布置大面积地来大幅度减少干扰．同一层内的平 行走线几 乎无法避免，但是在相邻的两个层走线的方向务必取为相互垂直． 6. 对特别重要的信号线或局部单元实施地线包围的措施． 7. 各类信号线走线不能形成环路，地线也不能形成电流环路． 8. 每个集成电路块(IC)的附近应设置至少一个高频退耦电容，退耦电容尽量靠近器件的 Vcc ． 9. 模拟地线(AGND)、数字地线(DGND)等接往公共地线时要采用高频扼流这一环节．在 实际装配高频扼流环节时用的往往是中心穿有导线的高频铁氧体磁珠，可在原理图 中把它当做电感，在PCB 元件库中单独为它定义一个元件封装，布线前把它手工移 动到靠近公共地线汇合的合适位置上． (三)、PCB 中电磁兼容性(EMC)设计方法 PCB 的基材选择及PCB 层数的设置、电子元件选择及电子元件的电磁特性、元件布局、 元件问互连线的长宽等都制约着 PCB 的电磁兼容性．PCB 上的集成电路芯片(IC)是电磁干扰 (EMI)最主要的能量来源．常规的电磁干扰(EMI)控制技术一般包括：元器件的合理布局、连 线的合理控制、电源线、接地、滤波电容的合理配置、屏蔽等抑制电磁干扰(EMI)的措施都 是很有效的，在工程实践中被广泛应用． 1 / 7 / 1．高频数字电路PCB 的电磁兼容性(EMC)设计中的布线规则 1. 高频数字信号线要用短线，一般小于2inch(5cm)，且越短越好． 2. 主要信号线最好集中在PCB 板中心． 3. 时钟发生电路应在PCB 板中心附近，时钟扇出应采用菊花链或并联布线． 4. 电源线尽可能远离高频数字信号线或用地线隔开，电源的分布必须是低感应的(多路 设计)．多层PCB 板内的电源层与地层相邻，相当于一个电容，起到滤波作用．同一 层上的电源线和地线也要尽可能靠近．电源层四周铜箔应该比地层缩进20 倍于两个 平面层之间距离的尺寸，以确保系统有更好的EMC 性能．地平面不要分割，高速信 号线如果要跨电源平面分割，应该紧靠信号线放置几个低阻抗的桥接电容． 5. 输入输出端用的导线应尽量避免相邻平行．最好加线间地线，以免发生反馈耦合． 6. 当铜箔厚度为50um、宽度为1-1.5mm