《基于VHDL编程的FPGA设计》实验教学大纲.docVIP

《基于VHDL编程的FPGA设计》实验教学大纲 课程名称：基于VHDL编程的FPGA设计 英文名称：FPGA Design Based on VHDL Programming 课程编号：2313101901/02 课程性质： 课程类型：综合选修 是否为独立设课的实验课：否 适用专业：电子工程、通信工程 学时与学分：总学时：50 总学分：2.5 实验学时：40 实验学分：1.5 执 笔 人：史伟伟 制定时间：2012年 9月 一、实验课的任务、性质与目的： 通过实验使学生加深理解FPGA构造和进阶的VHDL编程设计理论，认识可编程器件的内部结构，提高实践动手和FPGA设计能力。本课程同时注重培养学生的解决复杂能力、开发实际应用电路系统的综合素质，考核内容主要包括课程实验设计和期末课程大设计的完成情况与质量。 二、主要仪器设备及环境： FPGA开发板，带FPGA开发软件的微机 每人一台 三、实验项目的设置与实验内容 序号 实验项目名称 实验内容 实验 要求 实验 时数 每组 人数 实验 类型 1 2 3 4 5 VGA控制器设计实现显示器条纹显示 使用７段数码管实现秒表 core　generator的使用 UART发送功能的实现 期末课程大设计 学生需要在教师的指导下，独立完成一个FPGA设计项目的制作，包括定方案、设计电路、仿真、下载到FPGA开发板、调试，并写出实践报告。 序号1-3必做，序号4选做 4 5 4 6 16 1 设计 四、教材、实验教材（指导书）： 1.教材 Xilinx　ISE　Design　Suite　10.x FPGA开发指南　–逻辑设计篇　田耘　徐文波等编著,　人民邮电出版社 2.参考书： FPGA数字逻辑设计教程　–Verilog，Richard E. Haskell Darrin M. Hanna, 郑利浩等译, 电子工业出版社 五、考核方式与评分办法： 考核标准：设计是否独立完成，设计的完成程度，设计的工作量，设计的实用性和提交的文档情况等来衡量成绩的高低。 本课程的评分分为设计实验的成绩（考核设计质量，实物运行和设计报告）以及期末大设计成绩（考核设计质量，实物运行和设计报告）两部分，总成绩按以下公式计算，总成绩按以下公式计算： 总成绩＝四个设计实验成绩×40% + 期末大设计成绩×60% 制订人：史伟伟 六、大纲审核人： 编写说明： 1、教学计划中有安排实验学时的课程和单独设课的实验课程，已开出或即将开出的教学实验均应编写教学实验大纲。 2、课程编号、课程名称、课程类型按教学计划的要求编写。课内上机学时可视为实验学时。 3、实验类型是指：验证型、综合型、设计型和研究探索型； 4、实验要求是指：必做、选做和其它；