- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
FPGA学习、发展方向---本人整理的。.doc
FPGA的学习流程????????把你的专业与FPGA相结合,????????如果你数学比较好,就可以去做算法????????如果你通信方面比较好,就可以做通信方面的东西,????????如果你高频比较好,就可以做射频方面的东西,等等。FPGA学习、发展方向目前,在FPGA上有三种类型开发方法和应用方向:a、逻辑类应用 b、软核类应用 c、DSP类应用。逻辑类应用我们接触的最早,也是FPGA最初的应用领域,大的应用上,一些数字IC设计可以在FPGA做前期的功能验证,在通信领域,FPGA做信号的编解码等等,小的应用上我们做的最多的实际是CPLD,完成信号的变换控制等等。软核应用是前几年才兴起,现在热门的开发应用方法,在原本需要FPGA结合CPU的地方有成本和灵活性优势。FPGA的DSP应用是非常有潜力的,性能优势非常明显。开发方法是用Matlab的simulink中嵌入厂商的开发工具包,算法验证在Matlab simulink工具下完成,在开发工具包的支持下生成HDL模块或者直接生成FPGA下载配置文件,这个方向是FPGA应用最有挑战能力领域。Mathworks公司不久前也推出了独立于FPGA厂商的Simulink HDL Coder工具,使的Matlab在数字系统设计领域迈出了坚实的一步,把Simulink 模型和Stateflow框图生成位真(Bit-Ture)、周期精确(Cycle-Accurate)、可综合的Verilog和VHDL代码,为Matlab simulink用户提供了通往FPGA设计实现的直接通道。培养目标
01、 了解FPGA工艺结构,掌握FPGA芯片选型原则与策略;
02、 精通FPGA设计相关软件的使用方法及技巧;
03、 精通Verilog HDL设计与仿真、针对FPGA器件代码优化规则,建立RTL设计与电路实体的对应概念;
04、 掌握FPGA设计原则及常用IP模块的使用;
05、 精通FPGA四种常用操作技巧、静态时序分析技巧;
06、 掌握FPGA基于MATLAB/Simulink、DSP Builder等新型设计、验证工具的设计方法及技巧;
07、 精通FPGA资源优化设计及低功耗设计;
08、 掌握基于FPGA的接口互联系统设计;
09、 FPGA+DSP架构;
10、 掌握基于FPGA的图像视频处理设计;
11、 精通基于FPGA的SoPC设计方法;
课程大纲 ??? 第?? 一?? 阶?? 段????????? ?????? 第?? 一?? 部?? 分????????? FPGA设计流程 课程目标 本课程主要介绍FPGA工艺结构、特点及FPGA芯片选型策略、原则;掌握FPGA设计从RTL设计、功能仿真、综合等,直到在FPGA开发板上进行下载验证的设计流程;使学员掌握FPGA设计流程,对FPGA设计有一个宏观认识。 ?????? 第?? 二?? 部?? 分????????? Verilog HDL基础知识 课程目标 本课程主要让学员掌握Verilog HDL的基本语法,能够进行较简单的RTL设计,同时,建立HDL中逻辑运算符及RTL设计与电路实体的对应关系,深刻理解存储器工作原理及其设计方法,及三态端口控制、双向控制等,为后面的高级编程打好基础。 ?????? 第?? 三?? 部?? 分????????? FPGA开发环境 课程目标 本章主要学习FPGA开发工具的使用:Modelsim、Debussy仿真调试工具、Synplify pro综合工具及FPGA开发系统Quartus的使用方法及技巧,且在Quartus中集成调用Modelsim、Synplify等工具的方法;在上一章节完成RTL设计的基础上,完整进行FPGA设计所有流程,掌握FPGA开发板下载、调试的方法和技巧。 ?????? 第?? 四?? 部?? 分????????? 系统时序分析及处理 课程目标 本课程旨在让学员充分理解时序分析理论,能够解决在项目开发中所遇到的时序问题;且能够对跨时钟设计做出合理处理;能够精通时序分析工具的使用,使其能够设计出满足时序要求的逻辑电路。 第?? 二?? 阶?? 段????????? ?????? 第?? 一?? 部?? 分????????? Verilog高级编码 课程目标 本课程主要讲授Verilog HDL流水线设计、同步状态机设计及系统函数、任务调用等高级编码知识,通过序列检测器、EEPROM读写器及RISC CPU等由易至难的实验安排;同时,强化RTL设计与电路实体的对应关系,及针对FPGA器件的代码优化,使学员逐步掌握独立完成复杂逻辑设计的能力。 ?????? 第?? 二?? 部?? 分????????? FPGA设计常用IP模块使用 课程
文档评论(0)