三态缓冲器实验报告.docVIP

《数字逻辑电路》实验报告 第 四 次实验： 实验目的 本实验的目的是了解三态缓冲器的工作原理；学习三态缓冲器的设计，并了解利用三态缓冲器在计算机总线上的应用。 本次试验主要的目的是完成典型的三态缓冲器： 二．本实验原理（背景知识） 逻辑门的输出除了有高、低两种状态以外还可能有第三种状态——高阻态，这种逻辑门就是三态门。三态门处于高阻态时，其电阻很大，相当于该门和他的那些连接电路出于断开状态。 三态门在计算机的设计中有着重要作用，计算机的各个部件要通过总线连接在一起，而总线只允许同时有一个使用者使用，这个使用者使用总线时，其他连接在总线上的器件要处于断开状态。因此三态门是总线连接的最好解决方案。总线上通常连接数个器件，每个器件通过选通信号选通，如果改器件没有被选通，相当于其和总线是断开的，不影响其它器件工作。 缓冲器是数字元件的其中一种，它对输入值不执行任何运算，其输出值和输入值一样，但它在计算机的设计中有着重要作用。 缓冲器又可以分为输入缓冲器和输出缓冲器两种。前者的作用是将外设送来的数据暂时存放，以便处理器将它取走；后者的作用是用来暂时存放处理器送往外设的数据。有了数控缓冲器，就可以是高速工作的CPU与慢速工作的外设起协调和缓冲作用，实现数据传送的同步。由于缓冲器一般接在数据总线上，故必须具有三台输出功能。因此，缓冲器又分为两种，常用缓冲器（简称为缓冲器）和三台缓冲器。常规缓冲器重视将值直接输出，用于将电流到高一级的电路系统。三台缓冲器除了常规缓冲器的功能之外，还有一个选通输入端，用E表示。当E有效和E无效时有不同的输出值。 当E有效时，选通，其输入直接送到输出（或反向后输出）； 若E无效时，缓冲器被阻止，无论输入什么值输出的总是高阻态，用Z表示，高阻态能使电流降到足够低，以至于像缓冲器的输出没有任何电路与其相连。 实验器材/环境 硬件器材：DE2-70开发平台 软件环境：Quartus II 12.0软件 实验设计思路（验收实验） 1当两个低电平有效使能端有效时，输出等于输入。 2当两个使能端任意一个为高电平时，则输出为高电阻状态，即表现为输出f和f’都无输出。 四。实验的测试序列或验证方法 预计结果如下： 使能端EN[1],EN[0]同时为低电平，各组数据显示输出等于输入。 使能端EN[1],EN[0]任一个为高电平时，无论输入如何，都无输出。 六．实验过程（验收实验的过程） 1.建立Quartus II工程 2.设计输入: 3.分析与综合 点击Start Analysis Synthesis 执行分析与综合，综合过程完成。 4.分配引脚 解决引脚设置错误 仿真结果： 七．实验结果 实验结果与预期结果相同。 实验中遇到的问题和解决方案 将实验配置下载到开发板上之后居然没有反应。后来重新编译一次就好了。原来插入开发板接口之后，还要再次编译才行。 九．实验的启示和建议 启示：本实验的目的是了解三态缓冲器的工作原理；学习三态缓冲器的设计，并了解利用三态缓冲器在计算机总线上的应用。 高阻态一般用。