电路与电子技术应用基础教学配套课件谭维瑜第11章11.7.pdfVIP

第 11 章 时序逻辑电路 11.7 时序逻辑电路的应用 11.7.1 其他进制计数器 11.7.2 环形脉冲分配器 11.7.3 频率计 11.7.4 数字钟 教学要求 1.熟悉所举例子的功能 2.熟悉所举例子的结构 3.熟悉所举例子的原理 11.7 11.7 时序逻辑电路的应用 11.7.1 其它进制计数器 图11-32 六进制计数器 前述的CT74LS160 不仅可作为十进制计数器使用外, 还可以利用C r 端的清零作用, 构成十以内的任意进制计数器。如图11-32 是CT74LS160 与一个与非门构成的六进制计数器。 11.7.1－1 11.7 时序逻辑电路的应用 11.7.1 其它进制计数器 当计数到0101 状态时, 若再输入一个CP 脉冲,计数器输出端为0110 状态,但这个状态维持时间很短, 因为这时的Qc 、QB 端均为高电平,使与非 门输出一个负脉冲,而使计数器清零, 因此电路实际,工作状态是从0000 到 0101 共六个状态。 11.7.1－2 11.7 时序逻辑电路的应用 11.7.2 环形脉冲分配器 电路利用一片CT74LS195 集成双向移位寄存器构成,如图 11-33 所示。 图11-33 环形脉冲分配器 寄存器的输出端Q 与右移输入端D 相连,即D =Q ,输出端 3 SR SR 3 D =1, D ~D 接地, 即为0 态。电路在CP 的连续作用下,输出端 0 1 3 Q0~Q3 将轮流出现高电平1。所以, 称为环形脉冲分配器。 11.7.2－1 11.7 时序逻辑电路的应用 11.7.2 环形脉冲分配器 其工作原理如下： 令CR=1。工作前, 使M M =11, 电路处在并行输入方式。 0 1 当CP 上升沿来到后,输入端Q0~Q3 的信号状态被移入寄存器中， 即Q Q Q Q=1000 。进入工作时，M M =10, 电路处于右移工作 0 1 2 0 1 状态。 以后，每输入一个CP 脉冲，各输出端的状态依次右移。因为 D =Q ，所以,Q 的状态同时移入Q 。从以上分析可看出, Q SR 3 3 0 0 的高电平1, 将随CP 的不断输入, 在Q0~Q3 之间依次轮流出现。 11.7.2－2 11.7 时序逻辑电路的应用 11.7.2