基于VXI总线的射频多路转接器模块的研究和设计.pdfVIP

基于VXI总线的射频多路转接器模块的研究和设计.pdf

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于VXI总线的射频多路 转接器模块的研究与设计 徐鑫,吕炳朝,康波 61 电子科技大学自动化工程学院 四III成都 0054) 摘要基于Vxl巷巍冒々射频多路特接器在利柱系统中有广泛的应用.按照VxI总线PnP规范,采 用FPGA+RELAYS的方法奕现谊模块的设计.谊模块是一砷单槽、c尺寸,寄年器基器件用一块FPGA 害现Vx【总线接口jI睾换.进而控制继电器的开关状态经测试表明,谊模块工作稳定,能够有效地 窭现射颤信号的多路切换功能. 芙键词VxI总线:射频多落转接器:现场可编埕门阵列,幔嚣驱动器 1 引言 在测控系统中.射颧多路转接器应用非常广泛。基于vxI总线的射频多路转接 接口电路和部分功能电路:采用松下继电器RXRELAYS系列的ARXlll2射频继电器 实现对测试信号的多路切换。该射频多路转接器为直至256Hz的高频和袜;中信号 提供宽带转接能力。利用它们可在驶测件与信号发生器、示波器、频谱分忻仪、射 频放人嚣或援救机之间构成测试信号通路川; 2 基于VxI总线的射频多路转接器模块组成与撕述 2 1 系统结构与概述 该射频多路转接器模块为单槽、c尺寸、寄存器基VXI器件,系统整体结构如 图l所示。 1、H。一IB 0线,2、VXI总线:3、数据曲线.4、地址总线:5、总线拧老Il线: 6、缔巴器肆列拄制装, 7.继电器驱动线. 8、继电器状态州滨兰. 9、搿.u嚣输ff{接u 圈1幕统原理囱 一186— 由上图可以看出,射频多路转接器模块由接口电路和功能电路两部分组成。接 口部分实现vxI总线协议、vXI初始化自检、地址译码、模块选择、配置寄存器及 操作寄存器的读写控制等寄存器基器件接口功能。接口电路接收VXI总线的读写命 令,完成数据传输,并通过对寄存器的读写,产生控制信号操作功能电路。接口电 路全部在ALTERA公司的FLEX10K系列的可编程器件内实现。输出的控制信号,通 过继电器驱动电路,控制各继电器的开关状态。功能电路部分由射频继电器组成, 受控于FPGA,实现对多路射频信号的切换。 2.2接口电路工作原理 2.2.1接口电路的实现 对于寄存器基器件,要求接口电路应具有如下功能特点:①具有vxI总线地址 译码能力,能译码16位VXI总线地址,并能根据需要扩展到24位或32位;具有 16位数据的传送能力并能根据功能需要进行相应的扩展。②内部寄存器分别为配置 寄存器和厂商ID寄存器、器件类型寄存器、状态/控制寄存器、偏移寄存器、通道 选择寄存器等操作寄存器。③能对VXI总线的数据传输仲裁和应答。④具有中断请 求功能,通过外部跳线设置中断级别,向VXI总线发送中断请求信号,完成中断菊 花链的传递,并将逻辑地址发送到数据线上。 接口电路的这些功能由一片可编程逻辑器件(FPGA)即可完成。采用ALTERA 公司的FLEXIOK系列芯片实现。FLXEIOK系列的FPGA有着较低的功耗,在jv电 压下工作时,其输出高电平最小为2.4V,输出低电平最大为0.45V;管脚处于高阻 u 态时,漏电流为一40~40A:商业级芯片的操作环境温度为O~85。C;当芯片工 J。 总线对接口芯片的要求F 述语言对FPGA内部逻辑功能进行设计,实现VXI总线协议、VXI初始化自检、地址 译码、模块选择、配置寄存器及读写控制等寄存器基器件接口功能。逻辑电路的设 计流程为”J: (t)设计输入采用文本输入方式。(2)编译。主要完成器件的选择 与适配,逻辑综合及器件的装入,延时信息的提取等。 (3)仿真。主要用于检验 输入与输出是否满足期望的逻辑关系,观察仿真波形是否出现毛刺。 (4)时序分 析。用于确定期间引脚上的建立时间与保持时间要求,以及关键路径的传播延时。 (5)器件编程。用EPROM或编程电缆将仿真验证的配置文件写入FPGA。(6)在线 校验。给系统加入实际激励测试,检验是否完成期望的功能。以上每个步骤如果出 现错误现象,则需要重新回到设计输入阶段,改正错误输入调整电路,重复上述过 程,知道满足希望的要求为止。用VHDL语

文档评论(0)

youyang99 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档