《系统集成电路设计》课程实验材料.pdfVIP

“ 系统集成电路设计”课程 Verilog HDL 实验教程 （学校内部教材，切勿外传） 上海大学 通信与信息工程学院 2010.04.20 目 录 实验一 基于 ISE 软件实验平台的源代码输入设计方法1 一、实验目的1 二、实验原理1 三、实验步骤2 四、实验报告11 实验二 基于 ISE 软件实验平台的原理图输入设计方法12 一、实验目的12 二、实验的硬件要求（这部分与实验三衔接，本实验中暂不具体考虑）12 三、实验内容（这部分与实验三衔接，本实验中暂不具体考虑）12 四、实验原理12 五、实验步骤15 六、实验报告20 实验三 逻辑设计与 VIRTEX-II PRO FPGA 的配置21 一、实验目的21 二、实验的硬件要求21 三、实验内容21 四、实验源程序21 五、实验步骤 ( 以排队优先级程序为例)24 六、实验报告32 实验四 基于 CHIPSCOPE 的触发器功能模拟实现33 一、实验目的33 二、实验原理33 三、实验步骤34 四、实验报告47 实验五 扫描显示电路的驱动 48 一、实验目的48 二、实验内容48 三、实验原理48 I 四、实验步骤49 五、实验报告49 实验六 60 秒计数器的设计 50 一、实验目的50 二、实验原理50 三、实验步骤52 四、实验报告60 实验七 数字钟的设计 61 一、设计要求（数字钟的功能）61 二、实验目的61 三、实验原理61 四、实验内容61 五、实验步骤66 六、考核要求93 实验八 字符发生器的设计 94 一、实验目的94 二、实验原理94 三、实验步骤96 四、实验报告96 附录A VIRTEX-II PRO(V2-PRO) 开发系统介绍97 一、VIRTEX-II PRO(V2-PRO) 系统开发板 97 二、实验配件98 三、实验软件 XILINX ISE10.1 简介99 四、可能涉及的管脚定义100 五、ISE 设计流程101 六、英文缩略语及部分原语101 附录 B WINDOWS2000 下开发系统的驱动103 II 实验一 基于 ISE 软件实验平台的源代码输入设计方法 实验一 基于 ISE 软件实验平台的源代码输入设计方法 （Xinlinx ISE 10.1 基于波形测试法的仿真） 一、实验目的 1. 通过一个简单的 3-8 译码器设计，掌握基于 ISE 软件实验平台实现逻辑电路 源代码输入的设计方法。 2. 掌握逻辑电路的仿真测试方法。 3. 初步了解可编程器件设计的全过程。 二、实验原理 实验源程序 * 方法一： module three_eight (a,b,c, d0,d1,d2,d3,d4,d5,d6,d7); input a,b,c; output d0,d1,d2,d3,d4,d5,d6,d7; reg d0,d1,d2,d3,d4,d5,d6,d7; always @ (a or b or c) begin case ({a,b,c}) 3b000:{d0,d1,d2,d3,d4,d5,d6,d7}=8 3b001:{d0,d1,d2,d3,d4,d5,d6,d7}