基于概率分析的扫描测试功耗的研究.pdfVIP

————————————————————型旦全里窒堕生簦兰查全望 基于概率分析的扫描测试功耗研究+ 陈治国“2，徐勇军2，李晓维2 (1、电子科技大学物理电子学院，成都，61 0054； 2、中国科学院计算技术研究所信息网络室， 北京，100080) {鲣，xvi，Ixw}@ict．ac．ca 摘要：本文通过对扫描测试期间扫描链跳变统计分析，建立了基于概率统计的扫描链功耗模 型。该模型可以对扫描链的动态功耗进行快速准确的估计；在此基础上，依据扫描单元的置l 概率重排扫描链可以有效地降低扫描功耗。实验结果表明，这种方法是有效可行的。 关键词：测试功耗，扫描测试，概率分析法 1 引言 扫描测试期间，测试激励的加载和测试响应的捕获都是经由扫描链，从而引起扫描单元过多的跳变， 扫描跳变是测试功耗的主要来源[1]。CMOS电路的功耗与电路跳变数成正比[7]。过量跳变会损坏待测 器件，增加测试成本。扫描测试期间的功耗日益成为扫描测试的一个重要制约因素。 通过降低扫描测试时待测电路的跳变来降低功耗。文献[2】源于扫描链的跳变可以通过添加外部门控 来进行隔离，使得扫描链的跳变不影响待测电路，从而降低待测电路的功耗，然而这种会增加了关键路 径上延迟，带来性能降低。[31提出了一种低功耗ATPG方法，通过产生低功耗的测试向量来降低功耗， 由其定义跳变控制和观察代价函数来引导ATPG的回溯和目标选择过程，但将功耗优化集成在ATPG中 明显的会增加测试时间。另一种方法通过降低扫描链的跳变来降低功耗。【4，5，131，测试集经过压缩 和通过对不确定位的填充来最小化扫描链的跳变。尽管测试功耗降低了，与随机填充相比，测试时间会 有所增加。除此之外，这种技术受限于不确定位的多少。为了降低扫描链的跳变，两种技术，测试向量 试向量排序只能获得极小的改善，这是因为扫描链的跳变主要由嵌在测试激励和响应中的跳变决定的。 另一种研究思路旨在将功耗作为测试的一个限制集成到测试调度中，[17]提出～种测试调度方法， 其中，功耗限制集成在资源分配图中来决定功耗限制下最优的调度。从实验结果可以看出，由于在调度 加入了额外的限制，也会增加测试的时间。在[5，7，8】修改扫描链的方法，插入冗余逻辑来减少扫描链 跳变，修改扫描链的方法会带来系统性能的降低，并会增加硬件开销。[11，12]中提出的向量过滤的方 法米降低功耗，就是将不能检测故障的测试向量滤除掉，也就减少了整个电路的跳变数。 不难看出，上面的方法多是待测电路进行的功耗分析，目的是降低测试期间待测电路的功耗，而对 作为功耗主要来源的扫描链功耗，没有进行建立统一的功耗模型。本文通过对扫描链跳变统计分析，建 立了描述整个扫描链跳变的概率模型，使用该模型，对扫描链的跳变进行快速的估计，并研究如何重排 扫描链米降低扫描链的功耗，提出简单的扫描单元排序方法。 2基本概念 电路功耗分为静态功耗和动态功耗，静态功耗主要来自晶体管反偏漏电流和亚阈电流。动态功耗是 +杠文获得国家863课题(编号2001AAIll070)和国家自然科学基金重点项目(编的资助。 与测试、可倌系统． 1lO —— 蔓土旦全璺窒堕生苎堂查叁堡 由电路正常工作时的功能跳变所引起的，它包括功能跳变、短路电流、竞争冒险等，被认为是电路功耗 的主要来源，已经有大量文献【17]对动态功耗估计及削减进行了深入的研究，在这给出电路动态功耗的 定义。 Power 定义1：无时延功耗(Non—Delay Ⅳ巧相继加到电路的输入端时，电路的功耗可以用下面的公式来计算： 只=∑{饥妒。)毋‘o，：))F0)} g=I 其中‘为逻辑门总数，石r功是指在输入向量V条件下，电路在门g处的布尔值，o异或操作，F(g) 是门g处的扇出节点数。 f r， 1 B=∑{∑∽【(f—1)-t】o‘D—fD·FQ)} s=lLr=I