计算机组成原理实验二.docVIP

北京科技大学 计算机与通信工程学院 实 验 报 告 实验名称：?? 基本运算器实验 李奥林 ???? 专 业：??? 计算机科学与技 ? ? 班 级：??? 计1303? ?? 学 号：??? ? 指导教师：??? 张磊 ?? 实验成绩：??? ? ? ? 实验地点：??? 机电信息楼 ?? 实验时间： 2015 ?年? 5?月?21?日 一、实验目的与实验要求 1、实验目的 实验一 实验二 1）使用Verilog HDL程序设计语言写出逻辑运算器代码； 2）在Quartus II软件中编译代码并进行波形仿真 实验一 态门与数据总线相连。 4）数据显示灯已与数据总线相连，用来显示数据总线上的内容。 实验二 1）使用Verilog写出并调试逻辑运算器代码，使得至少实现八种不同功能 的逻辑与运算功能； 2）在Quartus II软件中并进按要求进行波形仿真 码表示，但是A、B、F均为十六进制。现令A=65，B=A7，通过改 变S0S1,S2,S3的输入得到对应的FzFc、F的值实现其对应的功 能并在波形 （1