利用分立器件进行电缆的测试设计.docVIP

一、设计题目 利用分立器件进行多路电缆的故障点（短路点和断路点）的测试设计 二、设计目的 学习和掌握查阅资料的方法 学习和掌握电路设计的基本过程 学习和掌握硬件电路的软件仿真方法 熟练硬件电路的连接技巧 掌握硬件电路的调试过程 学会利用理论知识分析和解决实际问题 加深对理论课程的感性认识和深入理解 三、所用器材 器件名称 规格 数量 电容 4.7uF，47nF 各1 电阻 10k,15k,1k,1k,4K,500ohm 各1 门电路 74LS04，74LS08 1，5 JK触发器 74LS112 1 面包板 组合面包板 1 导线 铜导线 若干 直流稳压电源 窗体顶端 HB3002D-2 窗体底端 1 双踪示波器 DF4313 1 数字万用表 RD9208 1 信号发生器 YM8177A 1 四、分析设计 工作原理: (利用低压脉冲反射法) 测试时向电缆注入一低压脉冲,该脉冲沿电缆传播到阻抗不匹配点,如短路点、断路点等，脉冲产生反射回送到测量点，波形上发射脉冲与反射脉冲的时间差△ｔ，对应脉冲在测量点和阻抗不匹配点往返一次的时间 ，已知脉冲在电缆中的传播速度为Ｖ，再通过公式得到故障点的距离。 通过识别反射脉冲的极性可以判断故障的性质。短路故障点发射脉冲与入射脉冲的极性相反，而断路故障点反射脉冲与入射脉冲的极性相同。 总体设计框图如下： （1）周期窄脉冲产生模块： 同轴电缆（75特性阻抗）中电信号传输速率为：200m/us。因此，从发射出脉冲到接受到反射脉冲的时间间隔很小，为了不使发射脉冲与反射脉冲混叠，就要求 周期窄脉冲脉宽极窄而周期相对较长。利用与非门延迟（几十ns量级）原理即可得到周期窄脉冲产生电路。然而，若直接将从函数信号发生器中输出的信号取反，再和源信号相与，虽可获得脉宽极窄的周期脉冲（约26ns），但与此同时，脉冲幅度也很小（约800mv）。如此弱的信号在电缆中传输 ，从断点反射回来后，得到的反射信号由于衰减将会更微弱（不到200mv）。因此，就必须用对高频信号能稳定放大且增益很高的共基放大电路将其放大到一定程度，以致其下降沿能触发74 LS112使Q端状态发生反转，从而达到计时目的。 然而在设计中我们发现：对我们而言，得到一个增益很高且放大效果很好的共基放大电路并不容易。因而，将发射脉冲幅度加大，从而使反射脉冲幅度加大，以减少对放大电路增益的要求成为必然。而要做到这一点，只需让原始信号通过若干与门（这里我们取4个）使延时增加，再将其取反，取反后的信号与原信号相与，就可使输出信号幅度大大提高（约2.8v）,从而反射脉冲幅度达到1.3v左右，脉宽52ns左右。这样就对放大器增益要求大大降低，同时能获得较规整的反射波形（反射脉冲幅度过小会淹没于噪声中，波形严重畸变）。然而，脉冲的展宽势必导致测量盲区的加大，但更具实际情况，只要控制在一定程度内，还是可以接受的。具体电路如下： （2）分路模块:利用3-8译码器实现信号的分路,原理图如下: 输入一方波时,端口Y0和Y 1输出也为方波,波形如下: （2）放大模块： 因为共基放大电路对高频信号能产生较高的增益且放大效果稳定，因此，我们设计如下电路。在实际电路中我们发现对发射脉冲（幅度约为2.8V）放大两倍多，对反射信号放大倍数稍大一些，都能达到触发电平）。 （3）锁存模块： 利用下降沿的JK触发器实现T触发器的功能可以免去对触发器初始输出电平的考虑。因为我们需要测量的时间可以用一段高电平或低电平表示，T触发器来一个脉冲下降沿就翻转一次，故可以在示波器上读出两次触发之间的时间。具体电路如下： 五、故障分析 （一）、断路故障 　　脉冲在断路点发生全反射，发射脉冲与发射脉冲同极性。如图（一）所示为断路故障脉冲反射波形。波形上第一个故障点反射脉冲之后，还有若干个相距仍然是故障距离的反射脉冲，这是由于脉冲在测量端与故障点之间多次来回反射的结果。由于脉冲在电缆中传输存在损耗，脉冲幅度逐渐减小，并且波形上升变得愈来愈缓慢。 　　　　　　　 　　　　　　　　　　图（一）　断路故障脉冲反射波形 （二）短路故障 脉冲在短路点产生全反射，反射脉冲与发射脉冲极性相反。 图（二）给出了电缆短路故障脉冲反射波形，波形上第一个故障点反射脉冲之后的脉冲极性出现一正一负的交替变化，这是由于脉冲在短路点反射系数为－１，而在测量端反射为正的缘故。 　　　　　　　　　 　　　　　　　　　　　图（二）　　短路故障脉冲反射波形 六、测试数据 测试数据 放大前 测试名称 测试数据 单位 发射脉宽 2６ ns 发射脉冲幅度 2.8 v 放大后 发射脉宽 123 ns 发射脉冲幅度 4.8 v 反射脉宽 3０ ns 反射脉冲幅度 1.9 v 根据测试所得数据计算盲区：