第六章_基本输入输出接口技术.pptVIP

* 例 286、386、486、Pentium PC机的外部中断接口 2片8259A中，主片的端口地址和中断类型码分别为20H、21H和08H～0FH；从片的端口地址为A0H和A1H，中断类型码为70H～77H。在ISA总线B4引脚上连接的是IRQ9。 * 应用：Motorola系列和Apple 系列均采用此方式。 * * * * * §6-4 8086的外部中断系统 二、外部中断(硬件中断)：由外部硬件引起。[复习] (1) 可屏蔽中断：通过CPU的INTR引脚发出请求，高电平有效。CPU是否响应可屏蔽中断与中断允许标志IF有关。 可屏蔽中断的向量号由外部电路提供。 (2) 不可屏蔽中断：通过CPU的NMI引脚发出请求，上升沿有效；不受IF标志的影响，即不能用软件进行屏蔽。 不可屏蔽中断分配的中断向量号为2。 * §6-4 8086的外部中断系统 三、可屏蔽中断的响应过程 响应的条件：INTR为高电平，IF=1，当前指令执行完。 （另外，系统无总线请求信号。） ① CPU执行两个中断响应周期，读取中断类型码(见下图)； ② 将标志寄存器的内容压入堆栈； ③ 将IF和TF清零，即屏蔽新的INTR和单步中断； ④ 将当前的CS和IP的内容压入堆栈，即保护断点； ⑤ 由中断类型码，查找中断向量表，找到中断服务程序的入口地址，并执行中断服务程序。 ⑥ 中断服务程序执行完后，恢复现场，返回断点处继续执行原程序。 四、不可屏蔽中断响应的特点： ①中断类型号已知，不需要执行中断响应周期； ②不受IF标志的影响。 * §6-4 8086的外部中断系统 第一个中断响应周期 第二个中断响应周期 可屏蔽中断响应总线周期 * §6-5 可编程中断控制器8259A 8259A的基本功能 一片8259A可以管理8级中断，可扩展至64级。 每一级中断都可单独被屏蔽或允许。 在中断响应周期中，可提供相应的中断类型号。 设计有多种工作方式，可通过编程来选择。 CPU IR0 IR1 IR7 … IR0 IR1 IR7 … 8259(主片) 8259(从片) * §6-5 可编程中断控制器8259A 一、8259A的内部结构和引脚信号 1. 8259A的内部结构 * §6-5 可编程中断控制器8259A (1) 中断请求寄存器IRR (Interrupt Request Register)：由一个8位锁存器构成，接收并锁存来自引脚IR7~IR0上的中断请求信号，当IR7~IR0某一引脚上出现有效中断请求信号时，IRR对应位被置1，该锁存器可被CPU读取。 (2) 中断屏蔽寄存器IMR (Interrupt Mask Register)：由一个8位寄存器组成。若IRR中记录的各个中断请求有任何一个需要屏蔽，只要将IMR的相应位置1即可，未被屏蔽的中断请求允许进入优先权电路。中断屏蔽寄存器通过编程进行设置。 * §6-5 可编程中断控制器8259A (3) 中断服务寄存器ISR (In-Service Register)：是一个8位寄存器，通过8位二进制数的值记录当前正在处理的中断请求。例如，当ISR的D3=1时，表示CPU正在处理来自IR3引脚的中断请求。ISR的置位是在相应引脚的中断请求被响应时，由8259A的控制逻辑设置。相应位被清零，表示中断处理结束。清零动作的发生时间及方式可通过编程设置。 (4) 优先权判别器：用于识别和管理各个中断请求信号的优先级别，当有多个中断请求信号同时申请时，优先权电路根据编程设置的优先权管理方式，选择IRR中优先级最高者，在CPU响应中断时将ISR中相应位置1。若比较结果是新的中断请求比正在处理的优先级高，则正在处理的中断程序自动被中断，由优先权电路通过控制逻辑向CPU发出中断请求INT信号，CPU处理级别高的中断请求，形成中断嵌套。 * §6-5 可编程中断控制器8259A (5) 数据总线缓冲器：是一个8位双向三态缓冲器，是8259A与系统之间传送信息的数据通道。它与数据总线相连，可以接受CPU发来的命令字也可以向CPU发送中断类型码或由CPU读取相关信息。 (6) 读/写控制逻辑：功能是根据CPU的读写命令确定数据总线缓冲器中数据的传输方向，同时根据片选信号CS#和A0选择内部与CPU进行数据交换的各命令字寄存器。当CPU发读信号时将选中寄存器的内容送到数据总线上；当CPU发写信号时，将CPU发来的命令字送入指定的命令字寄存器。 * §6-5 可编程中断控制器8259A 7) 控制逻辑 主要包括了一组初始化命令字寄存器ICW和一组操作命令字寄存器OCW。 功能及作用: