基于SDRAM缓存器设计与实现.pdfVIP

基于SDRAM的缓存器设计与实现 刘桂华1刘国宝2王刚1 1．中国航天科工集团三院8357所天津300308 2．空军驻京津地区军事代表室天津300308 摘要：为了解决高速信号处理系统中的海量数据缓 表1不同信号下的SDRAM功能 存问题，提出了一种基于SD枷芯片的缓存器设 功能 CSRASCASWEDQM CoMMAND 计与实现方法。首先以MT48LCl6M16A2芯片为例 H X X X X D哪rr 介绍了SDRAM的工作机制，在此基础之上，分别 N0 L H H H X 论述了写模块、读模块、刷新和位宽转换的设计与 oPERATION ACTIVEL L H H X 实现方法，并论证分析了相应的仿真验证和 剐呦 L H L H L／H8 SignalTap板上测试结果。 WRⅡE L H L L L／H8 关键字：SDRAM缓存器状态机刷新 TER^缸NATEL H H L X PRECHARGEL L H L X REFI迮SHL L L H X 1 引言 LOAD 在高速信号处理系统中，为了保证信号能够实 MODE L L L L X 时准确传输，需要对海量数据进行缓存。SDRAM 是一种高速动态随机访问存储器，因价格低、体积 口置位以实现相应的功能，其功能主要包括 小、速度快、容量小等优点而被广泛应用于缓存器 COMMAND NO INHIBIT(指令禁止)、 设计当中【1】o 某总线系统中，FPGA芯片以120MHz的时钟 WRITE(写)、BURSTTERMINATE(突发终止)、 频率向以太网传送16bits数据，而以太网数据处理 REFRESHorSELF PRECHARGE(预充电)、AUTO 速率为25瑚Z，且数据位宽为32bits。因此，一方 MODE REFRESH(届tJ新)以及LOADREGISTER(模 面为了防止FPGA传输数据速率过高，使得以太网式设定)。 无法及时处理而导致数据丢失，需要先将FPGA处 SD删芯片工作流程如图l所示，上电后首 理器的输出数据以120MHz速率写入片外SD黜～M 先需要对SDRAM芯片进行初始化，初始化包括时 中【2J，随后从SD删中以50MHz频率读取数据。 钟稳定、空操作、预充电、两次刷新和模式设定。 另一方面，需要对信号进行并串转换实现16．32bits