实验1--基于ROM实现4位×4位的无符号数乘法器.docVIP

实验一 基于ROM实现4位×4位的无符号数乘法器 一、实验目的 1.通过乘法器的设计， 掌握QuartusII软件的使用方法。 2.掌握宏功能模块的设计方法。 3.初步了解可编程器件设计的全过程。 二、实验原理： 利用Quartus II提供的参数化ROM构成一个4位×4位的无符号数乘法器，利用查表方法完成乘法功能。（详细） 三、试验步骤： 1.打开QuartusII软件。 2.选择路径。选择File/New Project Wizard，指定工作目录，指定工程和顶层设计文件模块名称； 注意：工作目录名不能有中文。 3.添加设计文件。将设计文件加入工程中。单击“Next”，如果有已经建立好的Verilog或者原理图等文件可以在File name中选择路径然后添加，或者选择Add All添加所有可以添加的设计文件（.VHDL, .Verilog原理图等）。如果没有直接点击“Next”，等建立好工程后再添加也可以，这里我们暂时不添加。 4.选择FPGA器件。Family选择Cyclone，Available device选择EP1C12Q240C8, Package选择Any QFP, Pin Count 选择240，Speed grade选择8；点击“Next”。 5.选择外部综合器、仿真器和时序分析器。Quartus II支持外部工具，可通过选中来指定工具的路径。这里我们不做选择，默认使用Quartus II自带的工具。 6.结束设置。单击“Next”，弹出“工程设置系统”窗口，上面列出了工程的相关设置情况。最后单击“Finish”，结束工程设置。 7.建立原理图文件。如果在建立工程时没有添加设计文件，这时可以新建文件再添加。也可通过选择Project/Add/Remove Files In Project来添加外部文件。 8.添加文件到工程中。点击“OK”，并选择File/Save As，选择和工程相同的文件名。点击“保存”，文件就被添加进工程中。 9.原理图建立完毕。这时，可以开始在原理图上进行设计了。 提示：用户可以在打开QuartusII软件后直接建立原理图或者Verilog文件，选择Save As，系统会提示是否要保存为工程文件，选择建立工程文件，也可以进入工程文件建立流程。 10.添加器件。先利用matlab生成lpm_rom模块初始化所需的lpm_rom.mif文件，然后生成lpm_rom0模块，再按照乘法器的电路图添加器件并连线。若要下载，需画上VGA连线图。 11.预编译。选择Processing/Start/Start AnalysisSynthesis，进行综合。 12.对rom实现的乘法器进行仿真。 12.添加管脚信息。当综合完成后，网表信息才会自动生成。选择Assignments/Assignment Editor 在Edit中选择Node Fider，在Node Fider中选择List显示所有节点信息，然后全部选中。 13.为每个节点分配引脚。 a[3]-----a[0]: 105 104 101 100 b[3]-----b[0]: 85 84 83 82 result[7..0]: 132 133 134 135 136 137 138 139 clk: 153 vga[0..3]：162 161 164 163 14.全局编译。 15.下载。下载可以选择JTAG方式和AS方式（JTAG下载方式把文件直接下载到FPGA里面，AS下载方式把文件下载到配置芯片里面，因此可以掉电存储）。选择Tool/Programmer，选择JTAG下载方式，选择Add File，添加.sof文件（AS下载选择.pof文件）并选中Program/configure，点击：“Start”后开始下载。第一次使用下载时，首先点击“Hardware Setup…”,打开Hardware Setup对话框，然后点击Add Hardware，选择USB-Blaster后单击 ，选择下载形式为USB-Blaster 。 三、试验接线及说明 a b分别对应EDA-VI试验箱底板SW1—SW8 Y0N—Y07分别对应EDA-VI试验箱底板I09—I016 用导线将I09—I016与8位LEDL1—L8相连，LED为低电平点亮 功能选择位VGA[3…0]状态为0001，即16位拨码SW1—SW16被选中输出到总线D[15…0] 控制拨码开关SW1—SW6，观察L1—L8显示状态是否与预期输出结果一置