素数域256位有符号数加减法硬件实现.pdfVIP

中国密码学会2013年密码芯片学术会议(CryptolC2013)论文集 素数域256位有符号数加减法的硬件实现 冀丽丽…，张林林…，李智川，洪懿“’，张国和‘“，梁峰‘”，雷绍充Ⅲ，王兴全Ⅲ (…西安交通大学电子与信息工程学院，710049，西安) (。1陕西万达信息工程有限公司，710003，西安) 加法器构成32位加法器模块，在8个时钟周期内完成256位有符号数的加减法运算，通过对计算结果的 详细分析，设计了控制电路进行素数域约减，通过预先计算来判断最终结采是否已经满足域运算的要求， 从而避免了大数比较器。 关键词：素数域：有符号数；加减法；约减 An of number’Sadditionandsubtraction implementation GF(256)signed JILili[11，ZHANGLinlin[11，LIZhi[¨，HONGYi[11，ZHANGGuohe[11，LIANG Feng[11， LEI Shaochong[11，WANG Xingquan【2】 ofElectronicsandInformation (【1]School Engineering,Xi’anJiaotongUniversity,Xi，锄710049，China) Information ([2]Wanda EngineeringCo．，Lta,Xi，all710003，China) Abstract：An of number’Sadditionandsubtractionis 32一bitadder implementationGF(256)signed proposed．The moduleis of16-bit it 256-bit composedKogge—Stonelogarithmcarry·look—aheadadders，andcompletessigned number’Sadditionandsubtraction in8clock calculationresultsale control operations cycles．The analyzed．The circuit to of is to is reduce numbers．Themethod avoidthe designed prime pre-computingproposed comparator． and number；additionsubtraction；reduction Keywords：primefield；signed 整数加法是数字电路中最常用的操作，是限制 的全体余数的集合{O，1，2，……，p-1)关于模P的 芯片工作速度的因素之一，它直接影响系统的性 加法和乘法构成一个P阶有限域Fp。P阶有限域满 能。当前应用于大素数域运算的加法器通常是利用 足存在性和唯一性。素数域Fp上的加法和减法运 综合器自动综合。很少见到专用于大素数域运算的 加法方案，对于有符号数加减法运算的研究更少 C≥P，则c=c—p：(2)减法c=(a—b)roodP：c=a-b， 【l‘