基于FPGA的FFT／IFFT处理器的实现.pdfVIP

维普资讯 电子工程 师 基于 FPGA 的 FFT／IFFT处理器 的实现 ImplementationofFFT／IFFTProcessorwithFPGA 浙江大学仪器系数字技术与仪器研究所 (杭州 310027) 孙 阳 余 锋 【摘 要】 提 出一种利用并行算法来实现 FFT(快速傅里叶变换)及其逆变换 IFFT(快 速傅里叶逆变换)的设计方法。该处理器可由用户动态配置成 64、256、1024点复数FFT或其 逆 变换 IFFT。 关键词 ：FPGA，FFT。IFFT 【Abstract1 The architecture ofa 64／256／1024 pointFFT／IFFT processor is proposed．The architecture can handle 64。256 and 1024一pointcomplex FFT／IFFT dynamically． Keywords：FPGA ，FFT ，IFFT 对于FFT，设序列 (n)的长度为 N一4 (户为整 1 引 言 数)，则基 4频率抽取蝶形运算单元方程为 ： 高速实时数字信号处理对系统性能要求很高，因 X (月)一 ()+ ( + 4p一 )+ 此 ，几乎所有的通用 DSP都难 以实现这一要求。可编 (月+ 2 × 4p一 )+ 程逻辑器件允许设计人员利用并行处理技术实现高速 ( + 3 × 4p… )] 信号处理算法 ，并且 只需单个器件就能实现期望的性 X ( + 4 卜)一 ()一 j (，2+ 4一 )一 能 。在数据通信这样的应用中，常常需要进行高速、大 (n+ 2 × 4一 )+ 规模的FFT及其逆变换 IFFT运算 。当通用的DSP无 j ( + 3×4一 )3W9 法达到速度要求时，唯一的选择是增加处理器的数 目， X ( + 2 × 4一 )= ( )一 ( + 4p一 )+ (3) 或采用定制 门阵列产品。现在 ，随着微电子技术的发 ( + 2 × 4p一 )一 ( + 3 × 4p一 )] 展 ，采用现场可编程 门阵列 (FPGA)进行数字信 号处 x ( + 3×4p一 )一 ()+ j(”+ 4p一 )一 理发展迅速。采用现场可编程器件不仅加速了产品上 (n+ 2 × 4p一 )一 市时间，还可满足现在和下一代便携式设计所需要的 j ( + 3× 4一 )] 成本 、性能、尺寸等方面的要求 ，并提供系统级支持。本 上面的公式 (3)中，s为基 4DIF算法流图中的蝶算单 文研究 了基于 FPGA 的FFT及其逆变换 IFFT处理 元的级数 ，一0，1，… ，P一1；n=b2×4e-s+bl，bl取 器的硬件电路实现方法 。在系统时钟频率为 100MHz