第9章 CPU外围功能单元与IO接口技术.pptVIP

福州大学物理与信息工程学院 福州大学 物理与信息工程学院 第九章 CPU外围功能单元与IO接口技术 9.1.1 I/O接口的主要功能 　　　为了实现CPU与外部设备高效、可靠的信息交换，I/O接口通常具备如下功能： 1. 数据缓冲功能 2. 信号变换功能 3. 设备的选择功能 4. 提供信息交换的握手信号 5. 可编程功能 9.1.2 I/O接口电路的基本模型 　1. 内部结构 在I/O接口电路基本结构的内部包含有3类可寻址的寄存器。这3 类可操作的寄存器分别称为数据端口、状态端口和控制端口，简称数据口、状态口和控制口。数据端口可以是双向的，状态端口只作输入操作，控制端口只作输出操作。对应这三类端口的信息有数据信息、状态信息和控制信息。 9.1.2 I/O接口电路的基本模型 2. 外部特性 接口电路的外部特性由其引脚信号来体现。 ① 面向CPU一侧的信号用于连接CPU，其中包括数据线、地址线和控制线。它们与CPU的连接同存储器与CPU的连接相类似，需要注意处理好地址译码和读/写控制。 9.1.3 I/0端口的编址 　 对I/O端口进行地址编排时可以考虑两种方案。一种方案是将I/O端口与存储器统一编址，共享一个地址空间。另一种方案是将I/O端口单独编址，让它的地址空间独立于存储器地址空间。两种做法各有其优缺点。 在使用嵌入式处理器系统中，芯片上的IO接口已编有固定的地址，故不用考虑，只有在扩展IO接口时，需要自行地址编排。 1） I/O端口与存储器统一编址 　 所谓I/O端口与存储器单元统一编址，也称为存储器映像（Memory Mapped） I/O方式，即把每个I/O端口都当做一个存储器单元看待，将I/O端口的地址映射（Mapping）到存储器空间。I/O端口与存储器单元在同一个地址空间中进行统一编址，通常，是在整个地址空间中划分出一小块连续的地址分配给I/O端口。被分配给I/O端口的地址，存储器不能再使用。 2） I/O端口独立编址 　 所谓I/O端口独立编址，也称为I/O隔离编址或I/O指令寻址方式，即I/O端口地址区域和存储器地址区域，分别各自独立编址。访问I/O端口使用专门的I/O指令，而访问内存则使用MOV、ADD等指令。CPU在寻址内存和外设时，它使用不同的控制信号来区分当前是对内存操作还是对I/O操作。 9.1.4 I/O地址的译码方法 * * 9.1 I/O接口概述 ② 面向外设一侧的信号用于连接外设。由于外设种类繁多，其工作方式和所用信号可能各不相同，所以与外设的连接需要针对具体的外设来进行讨论。 9.1.5 PC系列机主板上的I/O译码 9.2　80C51的并行I/O接口 为了尽量减少芯片外围电路的规模，几乎所有的嵌入式处理器在芯片内部都集成了复数个IO接口电路，并配置了固定的地址。 在80C51中，共有4个8位的并行双向口，计有32根输入/输出（I/O) 口线。各口的每一位均由锁存器、输出驱动器和输入缓冲器所组成。因为它们的性质和功能有所不同，所以各口在结构上存在一些差异。 9.2.1 P1口 1、接口结构 图2.15 接口结构中锁存器起输出锁存作用，8位锁存器组成特殊功能寄存器P1。 2、接口功能 P1口只有一种功能——通用输入输出接口。 9.2.1 P1口 与P1相比 P2口多了一个多路开关MUX，因此P2具有双重功能：通用I/O口和高8位地址总线口。 1、接口结构 9.2.1 P2口 读片外ROM指令操作或执行MOVX指令，可使MUX开关打向右边，内部高8位地址线经反相器与输出驱动器相连，于是内部“地址”信号可以由P2口引脚输出。 与P1口相比P3口多了一个与非门和一个输入缓冲器，所以它还具有第二附加功能。 1、接口结构 9.2.1 P3口 为保证第二功能信号的输入或输出，对应信号引脚的锁存器必须置1。 P3口作为第二功能使用时，各位定义如下: P3.0 → RXD（串行输入通道） P3.1 → TXD（串行输出通道） P3.2 → INT0（外中断0输入端） P3.3 → INT1（外中断1输入端） P3.4 → T0（定时器0外部输入） P3.5 → T1（定时器1外部输入） P3.6 → WR（外部数据存贮器写选通） P3.7 → RD（外部数据存贮器读选通） 1、接口结构 与P1相比P0口的输出驱动电路由一对FET（场效应管）组成，其工作状态