实验八 计数译码显示电路.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验八 计数译码显示电路 计数器实验 一、实验目的: 1、掌握由集成触发器组成计数器的工作原理 2、熟悉中规模集成计数器的逻辑功能及使用方法。 二、实验仪器与设备: 仿真软件和微机 三、实验内容与步骤: 1、用集成触发器构成计数器,由JK触发器组成的同步五进制计数器。 1)按上图连好电路,CP加1KHZ连续脉冲信号,用0—1显示并记录输出端Q2Q1Q0的逻辑状态。并把结果记入下表中。 计数器的时序表 CP Q2Q1Q0 0 1 2 3 4 5 2)用七段译码器显示电路显示计数结果。电路如下图所示 2、十进制同步加/减计数器74LS192逻辑功能测试,按下表测试其逻辑功能,并把输出结果记入表中。 74LS192(193)功能表 输入 输出 UP DOWN CLR LOAD A B C D QAQBQCQD φ φ 1 φ φφφφ φ φ 0 0 ABCD 信 1 0 1 φφφφ 1 信 0 1 φφφφ 1 1 0 1 φφφφ 3、74LS290测试与应用 1)测试 (1)当R01=R02=1或R91=R92=1时,观察异步清零及异步置9功能。 (2)当R01.R02=R91.R92=0,CP1=0,在CP0脉冲下降沿作用下,观察输出端QA,说明为几进制计数器? (3)当R01.R02=R91.R92=0,CP1=0,在CP0脉冲下降沿作用下,观察输出端QDQCQB, 说明为几进制计数器? (4)当R01.R02=R91.R92=0,CP1接Q0,在CP0脉冲下降沿作用下,观察输出端QDQCQBQA为几进制计数器? 2)用二片74LS290组成二十四进制计数器。 移位寄存器实验 一、实验目的: 1、熟悉移位寄存器的工作原理。 2、掌握集成移位寄存器的逻辑功能及其应用。 二、实验仪器及设备: 仿真软件 三、实验内容及要求: 1、用D触发器组成单向移位寄存器,电路如下图所示。把数据1011依次串行输入UA1的1D端,观察并记录各触发器的输出状态。 2、74LS194逻辑功能的测试,按下表逐项测试其逻辑功能,并把结果记入表中。 功能表 序号 清零RD 输入 输出 控制信号 串行输入 时钟脉冲CP 并行输入 QDQCQBQA S1S2 左移DSL右移DSR DCBA 1 2 3 4 5 6 7 8 L H H H H H H H φφ φφ H H HL HL LH LH LL φφ φφ φφ Hφ Lφ φH φL φφ φ H(L) φ φφφφ φφφφ DCBA φφφφ φφφφ φφφφ φφφφ φφφφ 可参考高等教育出版社的电子技术基础(主编,康华光)中第266页。 3、利用74LS164构成循环点亮/熄灭控制电路 74LS164是串行输入/并行输出8位移位寄存器,它有两个可控制串行数据 的输入端A和B,当A或B任意一个为低电平时,则禁止另一个串行数据输入,且在时钟CLK脉冲上升沿作用下,输出 为低电平;当A或B中有一个为高电平时,则允许另一串行数据输入,并在CLK上升沿作用下决定输出的状态。在电路中,QH经反相器与串行数据输入端B相连,A接高电平,构成发光二极管循环点亮/熄灭控制电路。试分析测试工作过程。

文档评论(0)

82393aa + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档