数字逻辑教学大纲.docVIP

《数字逻辑》教学大纲 2004级 任课教师：何海珍 计算机与通信学院 2005年8月 《数字电路与逻辑设计》教学大纲（2004级） 任课教师：何海珍 课程编号：课程名称：英文名称：Digital Logic Design 学 时：64(理论教学) 学 分：适用专业： 课程性质：必修 先修课程： 课程教学目标 学习内容： 数字系统，数字系统的历史及对社会的影响，关于数字设计，模拟与数字， 数字器件；，数字设计的电子技术， 数字设计的软件技术，集成电路， 可编程逻辑器件，专用集成电路，印制电路板， 数字设计层次。 学习要求： 了解数字系统与模拟系统的关系； 掌握常用的逻辑器件； 清楚数字系统专用名词； 了解数字设计层次。 第二章 数制与码制（8） 学习内容： 按位计数制， 八进制和十六进制， 常用按位计数制的转换， 非十进制数的加法和减法， 负数的表示，二进制补码的加法和减法。 学习要求： 掌握二、十、八、十六进制及相互转换 掌握二进制的原码、反码和补码表示及其加减运算 了解定点数与浮点数的基本概念；掌握常用的几种编码 第三章 数字电路（6） 学习内容： 逻辑信号与门电路，逻辑系列，CMOS逻辑，双极逻辑，晶体管-晶体管逻辑，TTL系列 学习要求： 了解有关数字电路电气方面的基础知识，以便构建出符合实际要求的电路和系统 了解目前广泛使用的几种逻辑器件的结构及其特点 了解TTL逻辑门的构成及特性参数 第四章 组合逻辑设计原理（10） 学习内容： 开关代数，组合电路分析，组合电路的综合，冒险。 学习要求： 掌握开关代数(逻辑代数)的基本概念，初步学会用函数描述逻辑问题的基本方法 掌握逻辑代数的公理、基本定理和重要规则 熟练掌握用卡诺图化简逻辑函数 了解组合逻辑电路的特点 了解竟争、冒险的概念，掌握消除冒险的基本方法 了解组合逻辑电路分析和设计的基本方法 第五章 组合逻辑电路设计实践（10） 学习内容： 文档标准，组合型PLD，译码器，编码器，三态器件，多路复用器，异或门和奇偶校验电路，比较器。 学习要求： 了解可编程逻辑器件的基本工作原理及逻辑结构； 学会使用常用的可编程逻辑器件； 了解组合逻辑设计中的几种简单结构：译码器、多路复用器、比较器及类似的电路； 熟练掌握用LSI和MSI设计组合逻辑电路的方法 。 期中考试（2） 第2、3、4、5章习题讲解及期中考试题解（2） 第七章 时序逻辑电路设计原理（20） 学习内容： 双稳态元件，锁存器与触发器，时钟同步状态机分析，时钟同步状态机设计，用状态图设计状态机，用转移表综合状态机，其它状态机设计举例，状态机的分解，反馈时序电路，反馈时序电路设计。 学习要求： 了解时序逻辑电路的基本结构、分类和常用的描述方法 熟悉各种锁存器和触发器的功能和使用 熟悉状态图的建立，状态简化和状态分配等各个重要环节 了解同步时序逻辑电路分析和设计的基本方法 掌握异步时序逻辑电路对输入信号的约束条件 熟练掌握异步时序逻辑电路分析和设计的基本方法 对冒险的影响有基本的了解 综合习题讲解及复习（2） （二）课程实验：32机时 由教师布置实验题，用软件Max+Plus II仿真进行，实验由学生在课后自行完成，以下15个实验按实验教学安排表要求选做8个，详情请参考“课程实验方案及解决方案”中的《数字逻辑实验指导书》。 实验一 3-8译码器（4机时） 实验要求： 掌握组合逻辑电路设计的一般步骤和方法 掌握一般电路设计要求及其设计知识 掌握图形输入法 掌握组合电路的静态测试方法 实验内容： 设计一个3-8译码器，此电路有三个输入端，八个输出端；当输入为不同的值（0-7）时，只有对应的输出端才有输出 实验二 触发器功能模拟（4机时） 实验要求： 掌握D、J-K、R-S等触发器的外部功能、组成及工作原理 掌握基本触发器功能的测试方法 通过实验，体会FLEX10K20芯片的高集成度和多I/O口 实验内容： 1将基本的D触发器、R-S触发器、J-K触发器集成到一个FPGA芯片中，模拟其功能。了解其工作原理，掌握其逻辑功能和触发方式 实验三 4舍5入电路（4机时） 实验要求： 掌握组合逻辑电路的分析设计的基本方法 实验内容： 1使用与非门设计一个4舍5入电路，即当输入的数X大于或等于5时，输出为1，反之，输出为0。要求输入为4位BCD码 实验四 原码、反码发生器（4机时） 实验要求： 掌握组合逻辑电路的设计方法 学习波形仿真的方法 加深对最简单的