基于CMOS图像传感器列级ADC的数字双采样.pdfVIP

第 48卷 第 期 南 开 大 学 学 报 (自然科学版) 2015年． 2月 ActaScientiarumNatu。ral’iu…m v…ersit口t…isNa niensi Vo1．48 NO_1 Feb．2015 文章编号 ：0465—7942(2015)Ol一0061—06 基于CMOS图像传感器列级 ADC的数字双采样 徐江涛，贾文龙，高 静 (天津大学 电子信息工程学院，天津 300072) 摘要 ：提出了一种用于 CMOS图像传感器 的数字双采样 10位列级模数转换器．比较器采用失调消除技术 ， 数字双采样通过加 ／减计数器实现 ，使复位信号和像素信号的量化结果在数字域做差，消除了像素输 出产生的固 定模式噪声 ；列 电路 由一个 比较器、一个计数器和一个锁存选通器组成．采用 GSMC0．18 m标准 CMOS工艺 对电路进行设计，一个完整的A／D转换时间为 11 s，使用Cadencespectre进行仿真，结果表明：ADC的信噪失 真 比为 57．86dB，有效位数 9．32，列 电路功耗为 58．24 w ，由比较器的失调和延迟产生的误差可以减小 50％． 关键词：CMOS图像传感器；数字双采样；列级模数转换器 中图分类号 ：TN47 文献标识码 ：A 0 引 言 与 CCD图像传感器相 比，CMOS图像传感器具有低功耗、宽动态范围、体积小、低成本等优势 ，因而 广泛应用于数码相机、扫描仪、安全监控等领域，还可 以用于军事侦查、空间观察等方面．CMOS图像传感 器 中模数转换器 (analog—to—digitalconvertor，ADC)将光 电探测器采集到的模拟信号转换成数字信号 ，是 模拟电路与数字 电路的接 口，其性能的优劣直接影响到图像传感器的成像质量 ，因此 ，ADC在信号读 出数 据链 中处于核心地位．常用 CMOS图像传感器的ADC有芯片级 ADC和列并行 ADC两种．芯片级 ADC 速度快 、功耗高、占用面积大 ，但是所有像素通过一个 ADC量化 ，因而具有较好 的一致性 ；列并行 ADC可 以在帧频、填充因子、面积 、功耗等方面做 出很好的折中，因而是最广泛应用的ADC结构口]．现今常用的列 __、 并行 ADC有单斜 ADC(SS—ADC)、过采样 ADC(厶 △ADC)、逐次逼近 ADC(SARADC)、循环 ADC (cyclicADC)等_2]．模拟相关双采样 (correlateddoublesampling，CDS)一般使用开关电容放大器实现 ， 通常作为单独模块在ADC前使用，可 以消除固定模式噪声(fixed-patternnoise，FPN)[63，但是放大器失调 与有限增益引起的噪声和误差会在输出端带来新的FPN，还会产生较大的功耗．文献[7]使用了相关多重 采样 (correlatedmultiplesampling，CMS)技术，通过CMS和平均处理，总体热噪声可以降低 ~／m倍，其中 m是采样次数，但是这样会增加功耗和转换时间． 数字双采样令复位信号和像素信号的量化结果在数字域做差 ，以消除像素输出产生的FPN，这样可 以简化列级模拟电路 ，减小模拟 电路消耗的功率 ，同时 由比较器产生的模拟误差也能减小．设计了带有模 拟失调消除的数字双采样 10位列并行 ADC，比较器部分采用失调消除技术 ，数字双采样通过加 ／减计数 器实现 ，并设计 了2级选通． 1 10位列并行 ADC 电路实现 1O位列并行 ADC的整体 电路结构如图 1(a)所示 ，虚线框 内为列电路 的比较器、计数器和选通锁存 收稿 日期 ：2013—10—31 基金项 目：国家 自然科学基金 作者简介 ：徐江涛(1979一)，男，河北唐山人 ，副教授 ，研究方 向：集成电路及设计．E—mail：xujiangtao@tju．edu．en · 64 · 南 开 大