原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
半导体封装测试车间隔间布局算法研究.pdf
您的论文得到两院院士关注 控制管理
文章编号:1008-0570(2009)02-3-0021-02
半导体封装测试车间隔间布局算法研究
The Researching of Algorithm for Bay-Layout in Semiconductor ’s Assembly and Test
Department
（电子科技大学） 何 泉
HE Quan
摘要 半导体制造业是现代工业的重要组成部分 也是一个资金高度密集 生产流程相当复杂的行业 其中芯片的封装和测
: , 、 。
试是半导体制造业一个非常重要的环节 其车间一般采取隔间式布局 在这种布局中 车间被分为很多隔间来放
, (Bay Layout), ,
置工艺设备 同一隔间放置相同的设备 并设立 存放区 对于某一隔间而言 如何放置这些相同的设备以及设置 存
, , WIP , , WIP
放区 使得整个隔间的物料搬运成本最小且面积利用率最大成了隔间布局的优化目标 本文针对隔间布局这一目标 并结合
, , ,
半导体封装测试车间整体布局 建立了隔间布局优化数学模型 并提出一种新的优化算法进行解决。
, ,
关键词 间式布局 物料搬运成本 面积利用率 优化数学模型
: ; ; ;
中图分类号: TP135 文献标识码: B
Abstract:Semiconductor manufacturing industry which is highly capital -intensive and complex manufacturing process is an important 技
component of modern industry, and, assembly and test of chips are the very important processes of semiconductor manufacturing. In
assembly and test department, the facility layout is Bay-Layout in which the department is formed of bays and same machines are lo- 术
cated in one bay and WIP area is also located. So, for one bay, how to allocate the machines and WIP area to minimize the materi-
al handing cost and maximize the utilized rate of ar
文档评论（0）