硬件设计规范.docVIP

说 明 为保证产品设计质量和生产适应性，保证产品设计时部品选择合理并符合通用化和标准化的要求，在总结产品设计与试生产经验的基础上，由研发部提出产品设计工作中设计师需进行检查的项目，经整理编制了《硬件设计规范》。产品设计师应根据所开发产品的具体情况，适时地对产品的设计进行必要的检查。对不合格项目应及时进行设计改进和修正，以确保产品设计符合该规范的要求。《硬件设计规范》是产品设计评审时产品设计师必须提供的资料之一。 本规范由研发部提出。 本规范不包含AC-DC电源部分。 一、硬件设计原则： 所有的设计依据来自于元器件SPEC，必须详细阅读各个元件的规格书并深入理解; 原理图与PCB图对应; 原理图与BOM对应，在有不同搭配的地方列表注明差异; 关键器件注明供应商，试产结束之后如果替代必须提供规格书，小批量试产验证才能大批量导入; 使用标准封装库; 元器件选型及设计标准化; 线路设计和PCB Layout时要充分考虑EMC和安规要求，确保生产时100%过EMC. 所有的新项目在第一次送样测试时必须附带此表，且作为设计结果存档。 所有测试项目中，可记录数值的需记录测量值，不可记录数值的在“合格/不合格”注明。 “√”表示合格，“X”表示不合格 二、电源设计规范 序号 检查项目 检测方法简述 检查结果 备注(问题程度简述) 不合格 1 各芯片供电电压 测量并记录主板上各个芯片供电脚的电压，严格按照芯片规格要求设计。 2 各供电支路电流 测量并记录主板上各个支路的电流。标注在原理图上。根据电流的大小，来决定PCBLAOUT 走线的宽度，过孔的直径，电流的大小决定是否需要露锡 3 LDO的选型使用 尽量使用可调型LDO，以准备必要时调整供电电压 ADJ与VOUT之间的电阻取值 严格按照SPEC。例如NS的为100－200欧，贝岭的为200－350欧 工作电流 耗散功率，温升。发热比较严重的地方在PCB板上加大散热面积。 纹波电压 4 DC-DC的选型使用 输出电流 输出电压 输出电感规格 续流二极管规格 滤波电容规格 工作频率 PCB LAYOUT回路设计 使能脚的控制，滤波电容建议0.1uF以下。 多组DC-DC的上电时序 5 直流供电的磁珠 （电感） 工作电流 磁珠（电感）额定电流，建议选用实际电流的3倍 磁珠（电感）DCR 磁珠之后的电容规格，不宜过大，否则冲击电流会很大 测试并记录冲击电流,各个位置的测量值记录在原理图上，格式为（规格值，实测值） 6 电压切换的MOSFET 电流 电压 MOSFET规格 MOSFET之后的电容，注意冲击电流有无超过MOSFET的极限值 栅极的控制，滤波电容建议0.1uF以下。 三、CPU电路设计检查 序号 检查项目 检测方法简述 检查结果 备注(问题程度简述) 不合格 1 电源电压 电源电压应在可靠工作范围内，去藕电路用LC滤波，电感承受电流余量足够。 2 复位电路 复位时序是否正确，必须在Vcc正常以后才能可靠复位。 　 复位时间是多少ms，是否满足芯片要求。 上升沿或下降沿是否陡峭，符合要求 上电、掉电都要可靠复位。 复位电路的电压是否与CPU是同一组 考察快速开关机有无异常 3 晶振振荡频率 振荡频率 　 晶振负载电容 匹配电容。 C1=C2=2Cload–Cstray where Cstray is 3-8pF depending on board traces Example: Cload = 20 pF. C1 = 33pF, C2 = 33pF 匹配电容的材质，强制用NPO，精度J=5% 预留接地焊盘 附上晶振规格书，注意BOM与SPEC的差异 晶振的热稳定性，考虑用高温试验 4 I/O口灌电流 检查每个I/O口是否需要上拉电阻，灌电流是否超出CPU承受范围，低电平是否小于0.1Vcc,高电平在有负载的情况下是否大于0.8Vcc。 检查上拉电平（3.3V/5V）。IC的输入脚不能悬空 　 　 　 5 限流电阻 每个I/O口尽量串接100～470Ω电阻，避免冲击或较大干扰脉冲损坏CPU。 　 　 6 I2C总线应用 上拉电阻要合适，控制的芯片越多，上拉电阻越小，但最小不