1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 电子工程/通信技术
  5. 电子设计

超前滞后型数字锁相环提取位同步信号的EDA实现.docVIP

  • 86
  • 0
  • 约小于1千字
  • 约 3页
  • 2017-10-08 发布于重庆
  • 举报

超前滞后型数字锁相环提取位同步信号的EDA实现.doc

    超前滞后型数字锁相环提取位同步信号的EDA实现.doc

    课题二、超前滞后型数字锁相环提取位同步信号的EDA实现 课题任务与要求 掌握数字锁相环的基本原理； 设计数字锁相环的基本模型； 根据模型进行程序设计； 根据设计的程序进行仿真验证，须达到以下指标：可从任意给定的NRZ随机序列中提取位同步信号，可以防止相位抖动，并缩短相位调整时间。 数字锁相环的建模思想 参考第11章11.5节内容。 具体设计步骤 1、超前滞后型数字锁相环基本框图 2、数字锁相抗干扰性能的改善 3、缩短相位调整时间 四、功能仿真与验证

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >