基于网络的IP核互联方法的研究.pdfVIP

基于网络的lP核互联方法研究 张克环，李仁发，任小西 湖南大学计算机与通信学院，长沙，410082 摘要：随着半导体技术的发展，soc逐渐成为研究的焦点。 非常困难。系统芯片通常包含了输入、A／D转换、 基于lP的设计方法被广泛采用以减小Soc设计复杂度。通数据处理以及I／0等各种功能模块，既包括了数字 过重用电路模块，该方法能够有效地缩短研发周期，但仍存 电路，也包括了模拟电路，并且涉及多个学科领域， 在一些问题，例如lP核的接口标准化，全局时钟歪斜，功 例如物理、材料、微电子、计算机、数学等。系统 耗管理等。针对这些问题，研究人员提出了片上网络(NoC)芯片的高复杂性和市场的激烈竞争构成了决定研 的方法．即用计算机网络中的技术解决IP核的互联问题． 发周期长短的一对矛盾，一方面，复杂性要求较长 本文首先介绍了Soc以及基于IP核设计方法的背景和概念， 的研发周期，而另一方面，只有抢在竞争对手之前 然后详细讨论了在设计片上网络遇到的困难以及现有的一 推出新产品，才能占领市场。人们追切需要一种新 些解决方案。包括拓扑结构重构．通信协议设计，路由算法 的设计方法来解决这一矛盾。 选择等． 另外，半导体技术的飞速发展，还带来许多新 关键词：片上系统，片上网络 的问题。目前，电路设计已经进入了深亚微米领域。 在这个尺度上，片上传输导线的模型发生了本质的 based onInterconneestlonsofIPCores Researches 变化。以前，人们假设它们是可靠的传输介质，但 0nNetwork 是研究证明”1，由于电磁干扰(EBI)等因素，信号 Kehuan，LiRenfa，RenXiaoxi 传输不再可靠。另外，芯片尺寸的减小和工作频率 Zhang School and Univ． Communication，Hunan的增加将使全局时钟不再适用。目前绝大多数芯片 ofCompmer Changsha,410082 都是基于同步时序电路设计的，在芯片内部都存在 a Abstract：As出e becomes oftechnology,SoC一个全局时钟对各个电路模块进行同步。全局时钟 developmem in tO researchfocusAIP-based is order 会带来时钟歪斜的问题，另外，驱动遍布整个芯片 appmachesproposed decrease SoC itⅧreduce design 的全局时钟信号线需要消耗很多能量。 complerdry．^J‘bough existsome and still research design effectively,them cycle 为了解决上述问题，文献[2】提出了一种以IP assmndmdizationofIP clock pmblems，such inlerface，global核为中心的设计方法。该方法的基本思想是，在新 skewand power