新型流水线ADC的设计与分析.pdfVIP

第 37卷 第 6期 电 子 科 技 大 学 学 报 V0ll_37 No．6 2008年11月 JournalofUniversityofElectronicScienceandTechnologyofChina Nov．2008 · 电子信息材料与器件 · 新型流水线ADC的设计与分析 程梦璋 ，景为平2 (1．华侨大学信息科学与工程学院 福建 泉州 362011；2．南通大学江苏省专用集成电路重点实验室 江苏 南通 226007) 【摘要】设计和分析 了一种新型的流水线式模数转换器。电路设计主要包括一种开关采样差分折叠式共源共栅增益级、 两个时钟控制动态比较器组成的两位模数转换器、两位数模转换器。由于采用了电容下极板采样、全差分和开关栅电压 自举， 有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差，提高了模数转换器的线性度、信噪比、转换精 度和速度。该转换器的设计是在0．6gmCMOS~：艺下实现，转换器在采样频率为5MHz、信号频率为500kHz时功耗为70mW； SFDR为8OdB。 关 键 词 折叠式：流水线：采样，，呆持电路；信噪比 中图分类号 TN402 文献标识码 A DesignandAnalysisofaNovelPipelinedADC CHENGMeng—zhang andJING W ei．ping (1．CollegeofInformationScienceandEngineering,HuaqiaoUniversity QuanzhouF~ian 362011； 2．JiangsuProvinceKeyLab．ofASICDesign，NnatongUniversity NantongJiangsu 226007) Abstract A novelpipelinedADC iSdesigned．Thekeycircuitdesign nicludesaswitch sample／hold differentialfolded common source，commongateop ma p，atwo．bitADC，’nad awt o—bitDAC．Snicethe capacitancebottom platesma pling，thefullyd rentialstructure，nadmebootstrappedswitchareemployed，hte chrageinjectionerrorofswitchMOSFETnadhteeffectofclockfeed．throughraeeliminated；thelineraity，SNR， resolution．nadspeedofhteADCraeimproved．TheADChavebeen smiulatedni 0．6gm CMOSprocesswiht inputrfequencyof500kHz，sma plerfequencyof5MHZ，powerconsumptionof70mW ，nadSFDROf65dB． Keywords fcIldedcascode； pipelnie sma pleh／oldcricuit； signaltonoiseratio 近年来，高性能的模数转换器的研究主要集中 转换器的基本电路设计主要包括两倍增益差分采样 在快闪型、折叠插入型、逐次逼近型、∑．△型和流水 保持电路、两位模数转换器、两位数模转换器。 线型模数转换器。在这5种结构中，快闪型的速度最 1 1O位流水线型 ，D转换器的结构 快，但其硬件的要求与转换器的位数(即精度)呈指数 关系，很难实现8位以上的模数转换器；折叠插入型 本文的10位精度A／D转换器是典型的每级1．5位 的速度略低于快闪型，且具有较高的精度和较低的 分辨率的9级流水线结构 l【一1，其基本结构如图l所 功耗，但其芯片的面积很大：逐次逼近型可实现低 示。其中，前8级采用基本相