DSP体系结构在提高实时信号处理方面的作用.pdfVIP

《电子产品世界》，1998 年 11 月，11: 69-70 DSP 体系结构在提高实时信号处理方面的作用体系结构在提高实时信号处理方面的作用 体系结构在提高实时信号处理方面的作用体系结构在提高实时信号处理方面的作用 【文】Gerald McGuire Analog Devices, Inc. 【译】郑方 清华大学计算机系 数字信号处理器: 一个实时处理引擎 数字信号处理器 (DSP 是优化用于处理实时信号的微处理器。对这些 实时信号的处理取决于高速计算的能力。在与 RISC 和 CISC 微处理器进行比较 时，设计者会发现 DSP 有许多为高速数学操作所进行的结构化优化。除了快速 数学计算外，设计者还将发现，一个专门设计的 DSP 组合了其他的结构化特性 以“平衡”体系结构。在支持 DSP 计算能力方面，存储器带宽、I/O 带宽和快速 中断响应也是处理实时信号时非常重要的方面。 在“现实世界”中实时信号是时间的连续函数。它们必须在进行数字处 理前经采样而转换成数字信号。由于 DSP 执行实时算法，在单独的样本或实时 样本块到达时它将进行离散计算。为了保证实时处理，DSP 必须在样本间隔内或 在下一个样本块收集完之前完成这个算法。例如，在处理 44.1 KHz 采样的实时 音频信号时，DSP 对一个样本的处理时间不能长于 22.67 微秒，这是两次样本间 的时间间隔。50 MOPS(每秒兆操作次数 的 DSP 完成处理的时间仅有 1,100 多个 指令周期。这 1,100 周期包括所有的计算、数据传输和 I/O 操作。要想成功，DSP 体系结构必须在每个新数据到来时以高度重复的方式有效地执行实时程序。解决 重复计算的方法是使精心设计的 DSP 能把循环特性组合到硬件中，以便程序流 不会浪费宝贵的指令周期。 DSP 可以从很多卖主处得到。通常它们是按所支持的数字数据类型 (定 点或浮点 分类为 16 位和 32 位 DSP 的，并且按价格和性能有很多品牌可选。 几乎所有的基本 DSP 都包含硬件乘法器、乘累加器和算逻部件(ALU ，它们可以 在一个单独的指令周期内执行完计算任务 。 通常，一个 DSP 系统的信号处理性能并不主要由其计算性能所决定， 更多地取决于其存储器带宽、I/O 带宽和程序效率 。所有这些因素一起共同提高 体系结构的能力以 支撑其性能。 精心设计的 DSP 必须为有效的数据传输而进行优化，以保证宝贵的计 算周期不会浪费。有效的 DSP 体系结构可以 同时完成两个数据传输，因为 DSP 操作大多数是双操作数的。这些数据传输在计算时并行完成。大的片 内存储器和 宽的片 内总线方便了这些数据传输，并大都消除了片外瓶颈 。 在为实时 问题评估 DSP 的体系结构时不应忽视存储器系统的组织 。在 过去 10 年间，DSP 已经从 Harvard 体系结构的存储器结构(在这种体系结构中，  一个机器周期内可以 同时取一个指令和一个数据 进化为 SHARC (超级 Harvard 体系结构 。在 SHARC DSP 中的存储器组织有 四条总线能力。在一个指令周期 内，SHARC 处理器可以取下一个指令、完成两个数据传输(为一次计算准备计算 数据 ，并把数据搬入或搬出 内部存储器。所有这些都是在计算之外，并在一个 周期内进行的。 表征实时信号的数