高速时钟系统的设计.pdfVIP

中国计算辊学会 第六届计算机工程与工艺学术年会 高速时钟系统的设计 ofthe Clock DesignHigh—speedSystem 许晓红 XUxi aohong (江南计算技术研究所) lnstituteof (Jiangnan GomOutingTechnoIo列) 摘要由于CPU芯片的速度越来越高，大规模并行娃瑾机的趣摸越来越大．使得低偏差时钟系 {甏曲设计变得很重要．本文描述了各种时钟偏蓑及对粟统的影响，介绍了虚运而生的各类低偏差时钟 驱动器的特点．分折了在商速时钟系统中采用EeL电路的必蔓性及矸彳亍拄，最后提出了在高速时钟系 统的工程实现中若干舒之有效的技术措施．这曲措砖对于一般的中叶、型系统也是适用的． A8STRACTThe of of料has an jncteasingfFeQuencyC列a删scale p】aced meateF kindsoftheclock onthedesignoflo-skeⅣclocksvste∞This口aperdescribes e口phasis clock skewsandthereinflLleflcestothe thecharacteristieofall dripets。 system．Introduees ctock analvsesthatitlsflecessarvandleasibllltvtouse￡cLclrcuItinthebighspeed syste日． Finallv．the outsomeeffective of aclOck paper91res technlquesdesigIling sysl呻．These ayea150sultabIeforthelittteand techniques mediu_syst哪． 关键词时钟驱动器．时钟系统，时钟偏差 KEY哟RDclockdrtvet，clock skew sysle日，clock 一引 言 目前大规模并行处理机(MPP)冈具有良好的性麓价格比和可扩蛀而备受青睐，芹 随着实际使_咐的需要，其CPU数目E速增艮，发展创上万个。丽CPU的速率也随着半导 体j．艺的发展而迅猛发展，目前的微处理机的主频人多在500蝴z左右。大规摸并行处 理机由于主频高、规模犬、仃点多、．，i地J~，对时钟系缆的设计提出了更高的要求。为 保证其时钟系统的同步．就必须对时钟的偏筹、-～空比和信号质量等进行严格的控制， 以满足系统的定时要求和提供良女F的时钟信号。 作嚣简介：许晓红，幺，1967年II门生，T程帅，量蛰从事矗逢信’j的传输’j1一程纽装 o； 逋{?i地址：214083江苏尢锡市35竹箱IIO 二时钟偏差 时钟偏差从本质上讲，是由于传输延迟的不同